本文由半導(dǎo)體產(chǎn)業(yè)縱橫（ID：ICVIEWS）綜合

易于擴(kuò)展、更快創(chuàng)新和成本效益都是芯片組的優(yōu)勢(shì)，同時(shí)還增強(qiáng)了功能和性能效率。

根據(jù) IDTechEx 最近發(fā)布的一份報(bào)告，利用小芯片技術(shù)可以實(shí)現(xiàn)更小、更緊湊且結(jié)構(gòu)簡(jiǎn)化的設(shè)計(jì)，該報(bào)告與競(jìng)爭(zhēng)性半導(dǎo)體設(shè)計(jì)及其最適合的應(yīng)用相比，闡述了開發(fā)小芯片技術(shù)的優(yōu)勢(shì)和挑戰(zhàn)。

芯片組使 GPU、CPU 和 IO 組件小型化，以適應(yīng)越來越小巧緊湊的設(shè)備和硬件，并可以將各種功能集成到更簡(jiǎn)化、統(tǒng)一的設(shè)計(jì)中。易于擴(kuò)展、更快創(chuàng)新和成本效益都是芯片組的優(yōu)勢(shì)，同時(shí)還增強(qiáng)了功能和性能效率。

來源：IDTechEx

與單片 SoC 和多芯片 SiP 相比，小芯片的開發(fā)速度更快，而且可以大量重復(fù)使用。它們還有望實(shí)現(xiàn)單片設(shè)計(jì)無法實(shí)現(xiàn)的新功能，尤其是在人工智能、物聯(lián)網(wǎng)和先進(jìn)計(jì)算系統(tǒng)等領(lǐng)域。

然而，盡管小芯片可廣泛應(yīng)用于智能手機(jī)、汽車系統(tǒng)、高性能計(jì)算 (HPC)、數(shù)據(jù)中心和云計(jì)算，但它們并非旨在取代性能效率更高的單片 SoC。

半導(dǎo)體制造工藝

未來半導(dǎo)體節(jié)點(diǎn)將逐漸變小，通過增加組件密度和功能密度，可能有助于改善芯片和單片設(shè)計(jì)。單片集成目前因其性能質(zhì)量和能效而廣泛應(yīng)用于 HPC，而芯片可以使用不太先進(jìn)的節(jié)點(diǎn)來制造專用組件，從而降低成本并縮短上市時(shí)間。

IDTechEx 預(yù)測(cè)的另一個(gè)未來趨勢(shì)是先進(jìn)的 3D 堆疊，通過這種技術(shù)可以改善芯片和單片設(shè)計(jì)的互連性和熱管理，從 2D 結(jié)構(gòu)轉(zhuǎn)向 3D 結(jié)構(gòu)，從而實(shí)現(xiàn)更緊湊、更高性能的系統(tǒng)。

Chiplet技術(shù)解決的問題

Chiplet技術(shù)通過將一個(gè)大的芯片分解成多個(gè)小的模塊（即Chiplet），然后通過高速互連技術(shù)將它們組合起來，以實(shí)現(xiàn)整個(gè)芯片的功能。

與傳統(tǒng)單片系統(tǒng)相比，具有以下優(yōu)點(diǎn)：

可重新使用的知識(shí)產(chǎn)權(quán)：同一個(gè)chiplet可以在許多不同的設(shè)備中使用。

更快的上市時(shí)間：由于小芯片可以獨(dú)立設(shè)計(jì)和制造，因此可以采用更加模塊化的 IC 設(shè)計(jì)方法。這可以加速開發(fā)過程，從而加快新產(chǎn)品的上市時(shí)間。

設(shè)計(jì)靈活性和可擴(kuò)展性：Chiplet設(shè)計(jì)允許通過組合不同的模塊來快速實(shí)現(xiàn)不同的功能，極大地提高了設(shè)計(jì)的靈活性和產(chǎn)品的可擴(kuò)展性。

提高制造良率：與單片芯片相比，小芯片尺寸更小，可以帶來更高的制造良率。如果小芯片在制造過程中出現(xiàn)故障，可以在不丟棄整個(gè)芯片的情況下進(jìn)行更換，從而減少浪費(fèi)和成本。

多芯片（chiplet）設(shè)計(jì)導(dǎo)致額外面積增加主要是因?yàn)樾枰~外的互連區(qū)域、每個(gè)芯片的封裝邊界、可能的冗余設(shè)計(jì)元素以及布局和功率分配的考慮。盡管這會(huì)帶來一定的面積和成本增加，但通過顯著提高良率、降低單芯片復(fù)雜性和增加設(shè)計(jì)靈活性，多芯片設(shè)計(jì)在總體上能有效降低生產(chǎn)成本并提升生產(chǎn)效率，為滿足快速變化的市場(chǎng)需求提供了一種有效的策略。

Chiplet技術(shù)趨勢(shì)

實(shí)現(xiàn)通用互連標(biāo)準(zhǔn)可實(shí)現(xiàn)不同制造商的芯片之間的互操作性，并提高其使用靈活性。隨著美國、中國、德國和日本等國家對(duì)芯片的興趣日益濃厚，這一點(diǎn)將尤為有用。芯片設(shè)計(jì)交易所 (CDX) 正在努力實(shí)現(xiàn)芯片設(shè)計(jì)的開放格式，以克服標(biāo)準(zhǔn)化方面的挑戰(zhàn)，這對(duì)于促進(jìn)芯片在各個(gè)領(lǐng)域的更廣泛采用是必不可少的。

芯片之間的通信對(duì)于實(shí)現(xiàn)互連和可靠性也至關(guān)重要。IDTechEx 報(bào)告稱，目前正在開發(fā)多種技術(shù)來實(shí)現(xiàn)這些目標(biāo)，包括通用芯片互連快遞 (UCIe) 和線束 (BoW)。

新的測(cè)試方法正在涌現(xiàn)，以應(yīng)對(duì)與芯片技術(shù)相關(guān)的挑戰(zhàn)。IDTechEx 強(qiáng)調(diào)使用可測(cè)試設(shè)計(jì) (DFT) 和內(nèi)置自測(cè)試 (BIST) 策略作為測(cè)試芯片的經(jīng)濟(jì)可行解決方案。這些方法有助于克服測(cè)試互連芯片的復(fù)雜性，通過直接在芯片設(shè)計(jì)中實(shí)現(xiàn)故障檢測(cè)、診斷和優(yōu)化，減少對(duì)外部測(cè)試設(shè)備的依賴。此外，正在開發(fā)分層測(cè)試和芯片間通信測(cè)試等先進(jìn)技術(shù)，以確保跨芯片接口的全面測(cè)試覆蓋。

雖然測(cè)試策略側(cè)重于確保功能性和可靠性，但銅混合鍵合等鍵合方法的進(jìn)步正在徹底改變芯片集成。銅混合鍵合消除了傳統(tǒng)的焊料凸塊，實(shí)現(xiàn)了超細(xì)間距連接，并提高了電氣和熱性能。這種鍵合技術(shù)支持更高的互連密度并降低寄生電阻，使其成為緊湊型高性能芯片系統(tǒng)的關(guān)鍵推動(dòng)因素。