91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內(nèi)不再提示

硬件輔助驗證(HAV) 對軟件驗證的價值

西門子EDA ? 來源: 西門子EDA ? 2025-05-13 18:21 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

硬件輔助驗證 (HAV) 有著悠久的歷史,如今作為軟件驅動驗證的必備技術,再度受到關注。

RISC-V 可能是說明這一點的最好例子。HAV 能夠執(zhí)行多個周期的軟件驅動驗證,是加速 RISC-V 生態(tài)系統(tǒng)和定制指令集開發(fā)的唯一途徑。

當下,芯片企業(yè)正在設計 RISC-V 人工智能 (AI) 與機器學習 (ML) 定制加速器,以實現(xiàn)特定工作負載的加速處理,這些企業(yè)創(chuàng)建的架構由軟件驅動,而不使用遺留數(shù)據(jù)或任何通用數(shù)據(jù)。而是,針對軟件工作負載應用在架構層面進行量身定制。

在典型的 CPUGPU 驗證與基于 RISC-V 的驗證之間,這是不同的視角和一組不同的驗證挑戰(zhàn)。成熟的設計人員面臨著 SoC 集成的挑戰(zhàn),并且對軟件驅動的工作負載考慮較少。典型的 CPU 和 GPU 設計人員會根據(jù)通用功能、設備和已知架構進行蠻力計算。在這些通用功能中,很難有效地集成互聯(lián)系統(tǒng)。

RISC-V 是一個開源社區(qū)。一旦設計人員開始定制一種架構,它就變成了“輕量版”的開源架構,并且不會再回饋到開源社區(qū)中,因為它是為特定應用而定制的。為了評估定制的結果,需要進行嚴格的驗證和確認。必須對軟件堆棧和環(huán)境進行驗證,以確保它們能對定制指令集做出正確的響應。

定制加速器的集群較小,設計人員需要在快速擴大規(guī)模的同時驗證其功能??焖贁U展此類驗證是 HAV 平臺的優(yōu)勢所在。

驗證要求和技術與 SoC 集成等成熟設備的驗證要求和技術有所不同。新架構在從它們所復制并加速的小規(guī)模情況,發(fā)展到基于復制算法的功能時,面臨著復雜的可擴展性挑戰(zhàn)。

HAV 平臺為構建全面的驗證體系、開展軟件確認工作以及營造風險緩解環(huán)境奠定了堅實基礎,能夠贏得設計人員的充分信賴,特別是在基于 RISC-V 的生態(tài)系統(tǒng)中。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • eda
    eda
    +關注

    關注

    72

    文章

    3113

    瀏覽量

    182819

原文標題:硬件輔助驗證對軟件驗證的價值

文章出處:【微信號:Mentor明導,微信公眾號:西門子EDA】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    軟件定義的硬件輔助驗證如何助力AI芯片開發(fā)

    半導體行業(yè)正處于關鍵轉折點。2025 年,1927 億美元的風險投資涌入 AI 領域,市場對匹配 AI 快速創(chuàng)新周期的驗證平臺的需求激增。隨著 AI、Multi-Die 架構和邊緣計算推動芯片創(chuàng)新
    的頭像 發(fā)表于 12-29 11:17 ?599次閱讀
    <b class='flag-5'>軟件</b>定義的<b class='flag-5'>硬件</b><b class='flag-5'>輔助</b><b class='flag-5'>驗證</b>如何助力AI芯片開發(fā)

    【飛凌OK-T153 開發(fā)板試用】SPI驗證

    SPI驗證 SPI是一種常見的4線接口,常用于外接FLASH/SRAM/TPCM等從片,本開發(fā)板引出一組SPI(SPI3)到P7接插件,如下圖所示 本板SPI配置 硬件配置 軟件配置
    發(fā)表于 11-16 09:04

    如何驗證硬件冗余設計的有效性?

    硬件冗余設計的核心目標是應對單點故障、保障系統(tǒng)連續(xù)運行,其有效性驗證需圍繞 “故障發(fā)生時的切換能力、數(shù)據(jù)完整性、業(yè)務連續(xù)性” 三大核心指標展開,通過 “靜態(tài)配置檢查 + 動態(tài)故障模擬 + 長期穩(wěn)定性
    的頭像 發(fā)表于 09-18 16:36 ?1222次閱讀
    如何<b class='flag-5'>驗證</b><b class='flag-5'>硬件</b>冗余設計的有效性?

    有哪些工具可以輔助進行電能質量在線監(jiān)測裝置的數(shù)據(jù)驗證

    輔助電能質量在線監(jiān)測裝置數(shù)據(jù)驗證的工具可分為標準源設備、現(xiàn)場校驗儀器、數(shù)據(jù)分析軟件、自動化測試平臺四大類,覆蓋從信號模擬、實時監(jiān)測到數(shù)據(jù)驗證的全流程。以下結合行業(yè)實踐與搜索資源,詳細說
    的頭像 發(fā)表于 09-04 12:07 ?538次閱讀
    有哪些工具可以<b class='flag-5'>輔助</b>進行電能質量在線監(jiān)測裝置的數(shù)據(jù)<b class='flag-5'>驗證</b>?

    如何驗證硬件加速是否真正提升了通信協(xié)議的安全性?

    驗證硬件加速是否真正提升通信協(xié)議的安全性,需從 安全功能正確性、抗攻擊能力增強、安全性能適配、合規(guī)一致性 等核心維度展開,結合實驗室測試與真實場景驗證,避免 “硬件參與即安全提升” 的
    的頭像 發(fā)表于 08-27 10:16 ?1132次閱讀
    如何<b class='flag-5'>驗證</b><b class='flag-5'>硬件</b>加速是否真正提升了通信協(xié)議的安全性?

    技術解讀 | 光庭信息虛擬ECU技術賦能SOA化MCU軟件的早期驗證與集成加速

    。當前,傳統(tǒng)ECU開發(fā)面臨兩大核心挑戰(zhàn): ? 1 功能重構后的驗證需求: ECU功能經(jīng)服務化分層重構后,其實現(xiàn)方式發(fā)生根本性變化,必須進行全面的重新驗證; ? 2 硬件依賴導致的窗口受限: 新型ECU
    的頭像 發(fā)表于 07-21 15:43 ?809次閱讀
    技術解讀 | 光庭信息虛擬ECU技術賦能SOA化MCU<b class='flag-5'>軟件</b>的早期<b class='flag-5'>驗證</b>與集成加速

    開芯院采用芯華章P2E硬件驗證平臺加速RISC-V驗證

    近日,系統(tǒng)級驗證 EDA 解決方案提供商芯華章科技與北京開源芯片研究院(以下簡稱 “開芯院”)宣布,雙方基于芯華章的P2E 硬件驗證系統(tǒng)雙模驗證平臺,共同探索適用于 RISC-V 架構
    的頭像 發(fā)表于 07-18 10:08 ?2464次閱讀
    開芯院采用芯華章P2E<b class='flag-5'>硬件</b><b class='flag-5'>驗證</b>平臺加速RISC-V<b class='flag-5'>驗證</b>

    新思科技如何驗證更安全的智能汽車軟件

    汽車軟件正在迅速發(fā)展,其復雜性、安全性要求以及對高效開發(fā)流程的需求與日俱增。在這一背景下,虛擬ECU(vECU)成為加速開發(fā)和驗證的關鍵工具,而將Rust語言集成進AUTOSAR Classic環(huán)境則為行業(yè)帶來了寶貴的新可能。
    的頭像 發(fā)表于 07-10 15:12 ?1000次閱讀
    新思科技如何<b class='flag-5'>驗證</b>更安全的智能汽車<b class='flag-5'>軟件</b>

    快速導入CAD的dxf圖形加工驗證

    正運動ZCadToWork軟件加速加工驗證詳解!
    的頭像 發(fā)表于 07-10 10:33 ?632次閱讀
    快速導入CAD的dxf圖形加工<b class='flag-5'>驗證</b>

    Veloce Primo補全完整的SoC驗證環(huán)境

    0 1 ? 簡介?? SoC 設計團隊的任務是在創(chuàng)建昂貴的生產(chǎn)掩膜之前完成完整的系統(tǒng)級驗證。這意味著徹底審核所有硬件模塊、這些模塊之間的所有交互以及為最終應用創(chuàng)建的所有專用軟件,而且所有這些任務都要
    的頭像 發(fā)表于 06-12 14:39 ?1408次閱讀
    Veloce Primo補全完整的SoC<b class='flag-5'>驗證</b>環(huán)境

    推動硬件輔助驗證平臺增長的關鍵因素

    硬件加速和基于FPGA的原型設計誕生于1980年代中期,開發(fā)者將當時初露頭角的現(xiàn)場可編程門陣列(FPGA)率先應用于硅前設計的原型驗證,由此催生了一種全新的驗證工具,打破了軟件仿真的主
    的頭像 發(fā)表于 06-11 14:42 ?968次閱讀
    推動<b class='flag-5'>硬件</b><b class='flag-5'>輔助</b><b class='flag-5'>驗證</b>平臺增長的關鍵因素

    電磁環(huán)境仿真與驗證系統(tǒng)軟件

    電磁環(huán)境仿真與驗證系統(tǒng)軟件
    的頭像 發(fā)表于 04-29 16:59 ?1050次閱讀
    電磁環(huán)境仿真與<b class='flag-5'>驗證</b>系統(tǒng)<b class='flag-5'>軟件</b>

    FPGA EDA軟件的位流驗證

    位流驗證,對于芯片研發(fā)是一個非常重要的測試手段,對于純軟件開發(fā)人員,最難理解的就是位流驗證。在FPGA芯片研發(fā)中,位流驗證是在做什么,在哪些階段需要做位流
    的頭像 發(fā)表于 04-25 09:42 ?2409次閱讀
    FPGA EDA<b class='flag-5'>軟件</b>的位流<b class='flag-5'>驗證</b>

    新思科技推出全新HAPS-200原型驗證系統(tǒng)和ZeBu仿真系統(tǒng)

    新思科技近日宣布,全面升級其高性能硬件輔助驗證HAV)產(chǎn)品組合,推出全新一代HAPS-200原型驗證系統(tǒng)和ZeBu仿真系統(tǒng)。
    的頭像 發(fā)表于 04-03 14:22 ?2278次閱讀
    新思科技推出全新HAPS-200原型<b class='flag-5'>驗證</b>系統(tǒng)和ZeBu仿真系統(tǒng)

    技術分享 | AVM合成數(shù)據(jù)仿真驗證方案

    AVM 合成數(shù)據(jù)仿真驗證技術為自動駕駛環(huán)境感知發(fā)展帶來助力,可借助仿真軟件配置傳感器、搭建環(huán)境、處理圖像,生成 AVM 合成數(shù)據(jù),有效加速算法驗證。然而,如何利用仿真軟件優(yōu)化傳感器外參
    的頭像 發(fā)表于 03-19 09:40 ?3728次閱讀
    技術分享 | AVM合成數(shù)據(jù)仿真<b class='flag-5'>驗證</b>方案