91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內(nèi)不再提示

如何利用FPGA設計來驗證和加快你的設計過程

電子設計 ? 來源:互聯(lián)網(wǎng) ? 作者:佚名 ? 2018-05-14 09:01 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

如果處理器和現(xiàn)場可編程門陣列FPGA全部由同樣的電壓供電運行,并且不需要排序和控制等特殊功能的話,會不會變的很簡單呢?不幸的是,大多數(shù)處理器和FPGA需要不同的電源電壓,啟動/關斷序列和不同類型的控制。

幸運的是,電源管理IC集成電路 (PMIC) 能夠控制目前的高級處理器、FPGA和系統(tǒng),并為它們供電,從而大為簡化了整個系統(tǒng)設計。

現(xiàn)在,你也許想知道哪一款PMIC可以為你的片上系統(tǒng) (SoC) 供電,還有就是要這么做的話,該從哪里入手。為你的SoC和系統(tǒng)選擇合適的電源解決方案是系統(tǒng)設計人員最常見的挑戰(zhàn)之一。所以,TI推出了數(shù)款全新工具,在使用我們的PMIC時,這些工具能夠簡化器件選型、評估和設計。

在這些工具中,有一些是TI Designs參考設計,它們可以幫助設計人員開始、驗證和加快設計。多個TI Designs已經(jīng)發(fā)布,給出了可由TI PMIC供電的很多不同SoC—以下是當前列表:

  • TIDA-00478使用TPS65218為Xilinx Zynq 7010供電。

  • TIDA-00551使用TPS65911 為Xilinx Zynq 7015供電。

  • TIDA-00604使用TPS65023為Altera Cyclone III供電。

  • TIDA-00605使用TPS65023為Altera Cyclone IV供電。

  • TIDA-00607使用TPS65218為Altera MAX 10供電。

  • TIDA-00621使用TPS65911。

圖1是為ARM處理器供電的TPS65911的方框圖。與所有TI PMIC一樣,TPS65911非常靈活,并且可被用于數(shù)款器件。圖2顯示的是為Xilinx Zynq 7015 FPGA供電的TPS65911。

圖1:TPS65911的方框圖

圖2:為Xilinx Zynq 7015供電的TPS65911的方框圖

隨這些設計一同提供的還有電路原理圖、方框圖、印刷電路板 (PCB) 文件和測試結(jié)果。這些測試使得設計人員能夠評估他們正在嘗試用于特定SoC的PMIC的性能,并且為他們提供可以在他們自己的設計中使用的示例設計文件。測試結(jié)果包括啟動排序、負載瞬態(tài)、效率測試,以及圖3中顯示的其它內(nèi)容。

圖3:TPS65911的示例啟動時序

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • FPGA
    +關注

    關注

    1660

    文章

    22411

    瀏覽量

    636265
  • 電源管理
    +關注

    關注

    117

    文章

    7200

    瀏覽量

    148003
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    2026年2月FPGA行業(yè)觀察:AI 驅(qū)動 · 驗證剛需

    1.AI 驅(qū)動 FPGA 需求激增:邊緣計算與原型驗證 2026年2月,全球半導體市場在 AI 算力需求下持續(xù)升溫,先進邏輯芯片與高端存儲芯片成為雙增長引擎。 在市場整體上行的背景下,FPGA 市場
    的頭像 發(fā)表于 03-06 10:32 ?82次閱讀
    2026年2月<b class='flag-5'>FPGA</b>行業(yè)觀察:AI 驅(qū)動 · <b class='flag-5'>驗證</b>剛需

    智多晶EDA工具HqFpga軟件的主要重大進展

    圖、時序分析等。HQ支持Windows、Linux操作系統(tǒng)利用HQ設計套件,設計人員能夠?qū)崿F(xiàn)高效率的FPGA工程開發(fā)與調(diào)試驗證。
    的頭像 發(fā)表于 11-08 10:15 ?3732次閱讀
    智多晶EDA工具Hq<b class='flag-5'>Fpga</b>軟件的主要重大進展

    如何利用Verilog HDL在FPGA上實現(xiàn)SRAM的讀寫測試

    本篇將詳細介紹如何利用Verilog HDL在FPGA上實現(xiàn)SRAM的讀寫測試。SRAM是一種非易失性存儲器,具有高速讀取和寫入的特點。在FPGA中實現(xiàn)SRAM讀寫測試,包括設計SRAM接口模塊
    的頭像 發(fā)表于 10-22 17:21 ?4345次閱讀
    如何<b class='flag-5'>利用</b>Verilog HDL在<b class='flag-5'>FPGA</b>上實現(xiàn)SRAM的讀寫測試

    FPGA原型驗證實戰(zhàn):如何應對外設連接問題

    在芯片設計驗證中,我們常常面臨一些外設連接問題:速度不匹配,或者硬件不支持。例如運行在硬件仿真器或FPGA原型平臺上的設計,其時鐘頻率通常只有幾十MHz,甚至低至1MHz以下;而真實世界中的外設
    的頭像 發(fā)表于 10-22 10:28 ?464次閱讀
    <b class='flag-5'>FPGA</b>原型<b class='flag-5'>驗證</b>實戰(zhàn):如何應對外設連接問題

    基于優(yōu)化算法的黑盒系統(tǒng)驗證策略

    自動駕駛的安全驗證是保證系統(tǒng)在給定環(huán)境中正確及安全操作的過程。系統(tǒng)的期望行為通過某些規(guī)范標準定義,而系統(tǒng)失敗指其行為違反了這些規(guī)定。
    的頭像 發(fā)表于 10-16 10:32 ?547次閱讀
    基于優(yōu)化算法的黑盒系統(tǒng)<b class='flag-5'>驗證</b>策略

    基于FPGA利用sm4進行實時圖像加密

    求一份在fpga利用sm4進行實時圖像加密的文件
    發(fā)表于 09-15 19:05

    FPGA利用DMA IP核實現(xiàn)ADC數(shù)據(jù)采集

    本文介紹如何利用FPGA和DMA技術處理來自AD9280和AD9708 ADC的數(shù)據(jù)。首先,探討了這兩種ADC的特點及其與FPGA的接口兼容性。接著,詳細說明了使用Xilinx VIVADO環(huán)境下
    的頭像 發(fā)表于 07-29 14:12 ?5099次閱讀

    是德科技助力蔚驗證新一代汽車無線系統(tǒng)

    是德科技與蔚的合作伙伴關系為蔚汽車解決方案提供了更好的連接性、可靠性和性能 是德科技(NYSE: KEYS )日前宣布,是德科技利用網(wǎng)絡仿真解決方案,幫助蔚成功
    的頭像 發(fā)表于 06-16 13:50 ?894次閱讀

    推動硬件輔助驗證平臺增長的關鍵因素

    硬件加速和基于FPGA的原型設計誕生于1980年代中期,開發(fā)者將當時初露頭角的現(xiàn)場可編程門陣列(FPGA)率先應用于硅前設計的原型驗證,由此催生了一種全新的驗證工具,打破了軟件仿真的主
    的頭像 發(fā)表于 06-11 14:42 ?974次閱讀
    推動硬件輔助<b class='flag-5'>驗證</b>平臺增長的關鍵因素

    擁抱開源!一起FPGA開發(fā)板啦!

    ,發(fā)起“擁抱開源——一起FPGA開發(fā)板” 項目!無論FPGA領域的資深開發(fā)者,渴望探索國產(chǎn)芯片的無限可能;還是初入茅廬的技術小白,想要在實踐中學習成長;亦或是對硬件開發(fā)充滿熱情
    發(fā)表于 06-06 14:05

    西門子利用AI縮小行業(yè)的IC驗證生產(chǎn)率差距

    Questa One將集成電路(IC)驗證從被動反應流程重新定義為智能的自優(yōu)化系統(tǒng)。 西門子數(shù)字化工業(yè)軟件推出了Questa? One智能驗證軟件組合,將連接性、數(shù)據(jù)驅(qū)動方法和可擴展性與人
    的頭像 發(fā)表于 05-27 14:34 ?561次閱讀

    適用于Versal的AMD Vivado 加快FPGA開發(fā)完成Versal自適應SoC設計

    設計、編譯、交付,輕松搞定。更快更高效。 Vivado 設計套件提供經(jīng)過優(yōu)化的設計流程,讓傳統(tǒng) FPGA 開發(fā)人員能夠加快完成 Versal 自適應 SoC 設計。 面向硬件開發(fā)人員的精簡設計流程
    的頭像 發(fā)表于 05-07 15:15 ?1327次閱讀
    適用于Versal的AMD Vivado  <b class='flag-5'>加快</b><b class='flag-5'>FPGA</b>開發(fā)完成Versal自適應SoC設計

    FPGA EDA軟件的位流驗證

    位流驗證,對于芯片研發(fā)是一個非常重要的測試手段,對于純軟件開發(fā)人員,最難理解的就是位流驗證。在FPGA芯片研發(fā)中,位流驗證是在做什么,在哪些階段需要做位流
    的頭像 發(fā)表于 04-25 09:42 ?2411次閱讀
    <b class='flag-5'>FPGA</b> EDA軟件的位流<b class='flag-5'>驗證</b>

    FPGA開發(fā)任務

    我想請人幫我開發(fā)一款基于FPGA的產(chǎn)品,把我寫好MATLAB代碼固化在FPGA中,實現(xiàn)算法加速和加密功能。有興趣的聯(lián)系我
    發(fā)表于 03-15 10:19

    隨機化在PCIe IDE驗證中的重要性

    本文將探討隨機化在 PCIe IDE 驗證中的重要性,重點介紹它如何在確保數(shù)據(jù)完整性和加密可靠性方面發(fā)揮關鍵作用,同時也揭示了該過程的獨特挑戰(zhàn)。
    的頭像 發(fā)表于 03-06 09:27 ?1138次閱讀
    隨機化在PCIe IDE<b class='flag-5'>驗證</b>中的重要性