近日，深耕IP領(lǐng)域近20載的芯動(dòng)科技傳來重磅喜訊：其自主研發(fā)的LPDDR6/5X Combo PHY+controller IP成功簽約交付行業(yè)頭部客戶，達(dá)成國產(chǎn)首個(gè)商業(yè)合作，率先實(shí)現(xiàn)國產(chǎn)LPDDR6接口IP的商業(yè)化落地。芯動(dòng)科技LPDDR6/5X Combo IP不僅完成多代先進(jìn)FinFET工藝布局，更憑借高達(dá)14.4Gbps的單線數(shù)據(jù)率，低功耗、高帶寬、低延遲、多封裝適配等核心優(yōu)勢，并通過全代際兼容，可無縫實(shí)現(xiàn)LPDDR5到LPDDR6的平滑升級，強(qiáng)勢推動(dòng)新一代內(nèi)存接口技術(shù)商業(yè)化量產(chǎn)落地，為全球芯片設(shè)計(jì)企業(yè)提供性能與成本雙優(yōu)的高端IP解決方案。

據(jù)了解，此次商業(yè)簽約并非偶然，而是建立在雙方在LPDDR5X/5/4X/4 Combo IP多次成功合作、卓越的PPA表現(xiàn)的基礎(chǔ)之上。此次標(biāo)桿性的合作，充分印證了芯動(dòng)科技在高端DDR系列IP領(lǐng)域的全球競爭優(yōu)勢、技術(shù)積淀與穩(wěn)定可靠性。在半導(dǎo)體行業(yè)先進(jìn)工藝競賽日趨激烈，特別是大模型對高速率、高帶寬的內(nèi)存接口性能極端依賴的今天，高速內(nèi)存IP作為連接芯片計(jì)算核心與存儲(chǔ)器件的關(guān)鍵"橋梁"，其速率和帶寬直接決定了終端產(chǎn)品的token性能表現(xiàn)與用戶體驗(yàn)。從DDR3到MRDDR5，從LPDDR2到LPDDR6，從GDDR7/6X/6到HBM3E/4，芯動(dòng)科技通過多年產(chǎn)業(yè)化打磨提升，多次填補(bǔ)行業(yè)空白，引領(lǐng)行業(yè)風(fēng)向標(biāo)。此外，面對GPU芯片市場的巨大需求，芯動(dòng)還是目前全球唯一開發(fā)量產(chǎn)GDDR6/6X和GDDR7的IP公司。

JEDEC LPDDR6標(biāo)準(zhǔn)2024年凍結(jié)后，芯動(dòng)科技在短短數(shù)月內(nèi)即完成頭部客戶交付，并一直緊跟JEDEC標(biāo)準(zhǔn)協(xié)議更新。在高速率、低功耗、高帶寬、低延遲、多場景兼容等能力實(shí)現(xiàn)突破。

高速率

LPDDR6 IP，單數(shù)據(jù)線最高數(shù)據(jù)速率14.4 Gbps，這一突破源于芯動(dòng)科技在GDDR6X/7、HBM3E等高端存儲(chǔ)IP領(lǐng)域積累的成熟信號處理經(jīng)驗(yàn)。通過定制化IO架構(gòu)設(shè)計(jì)、SIPI仿真全流程優(yōu)化等核心技術(shù)，芯動(dòng)科技成功攻克先進(jìn)工藝下高速傳輸?shù)拇當(dāng)_、延時(shí)等行業(yè)難題，使得高速LPDDR系列接口的IO速度能力相較于LPDDR5X的9.600Gbps提高到1.5倍，可輕松滿足AI推理、Auto等場景的高帶寬需求。

高帶寬

LPDDR6，也是一次“從16位到24位”的革命性架構(gòu)迭代。為精準(zhǔn)匹配AI、HPC等領(lǐng)域?qū)?nèi)存帶寬的爆發(fā)式需求，LPDDR6標(biāo)準(zhǔn)在技術(shù)架構(gòu)上實(shí)現(xiàn)雙重突破：不僅將單個(gè)IO速率從LPDDR5X典型的9.600Gbps提升至14.4Gbps，更是將單個(gè)Byte的IO位數(shù)從8位擴(kuò)展至12位，使得單通道24bit 14.4Gbps IO速度LPDDR6的帶寬，提升到單通道16bit 9.6Gbps IO速度下LPDDR5X的帶寬的2倍。

多場景兼容

芯動(dòng)科技通過整合GDDR系列和LPDDR5/5X系列IP的先進(jìn)IO技術(shù)，在IP架構(gòu)重構(gòu)與電路設(shè)計(jì)優(yōu)化上開展多輪研發(fā)迭代，最終打造的這一LPDDR6/5X的combo全兼容方案，延續(xù)了芯動(dòng)科技DDR系列IP一貫的高穩(wěn)定性與高性能基因，精準(zhǔn)契合當(dāng)前芯片行業(yè)"一代平臺(tái)、多代兼容"的主流研發(fā)需求，尤其是這一輪AI/HPC帶來的存儲(chǔ)大周期多內(nèi)存兼容需求，讓無需重新開展底層研發(fā)即可實(shí)現(xiàn)從LPDDR5到LPDDR6的平滑遷移，大幅降低研發(fā)成本與供應(yīng)鏈風(fēng)險(xiǎn)。芯動(dòng)科技的這一全兼容能力已在其DDR5/4、GDDR7/6等Combo IP產(chǎn)品中得到充分市場驗(yàn)證，累計(jì)賦能全球頭部企業(yè)超100億顆高端SoC芯片實(shí)現(xiàn)量產(chǎn)。

頂配工藝驗(yàn)證

芯動(dòng)科技LPDDR6 IP的快速商業(yè)化落地，離不開其全工藝節(jié)點(diǎn)覆蓋能力與一站式服務(wù)體系的雙重支撐。作為國內(nèi)少數(shù)實(shí)現(xiàn)55nm至3nm全工藝節(jié)點(diǎn)支持的IP廠商，芯動(dòng)科技與臺(tái)積電、三星等國內(nèi)外頭部晶圓代工廠建立深度協(xié)同合作機(jī)制，確保LPDDR6 IP是在基于底層物理工藝的深刻理解基礎(chǔ)上進(jìn)行的電路和IP子系統(tǒng)設(shè)計(jì)，為IP的可靠性提供堅(jiān)實(shí)的基礎(chǔ)。同時(shí)，芯動(dòng)科技構(gòu)建了從IP集成仿真和硬化、工藝參數(shù)定制優(yōu)化到封裝方案個(gè)性化設(shè)計(jì)的全流程服務(wù)體系，搭配本地化技術(shù)支持團(tuán)隊(duì)，可幫助客戶縮短30%以上的產(chǎn)品開發(fā)周期，快速搶占市場先機(jī)。

寫在最后

面向數(shù)智時(shí)代，歷經(jīng)近20年技術(shù)深耕，芯動(dòng)科技已建立千余人研發(fā)團(tuán)隊(duì)，自主研發(fā)的“高性能計(jì)算IP三件套”以及全棧產(chǎn)品賦能大模型應(yīng)用，支持場景定制和SOC集成，為加速客戶產(chǎn)品成功做質(zhì)量兜底，填補(bǔ)行業(yè)空白。目前核心IP涵蓋行業(yè)首發(fā)的LPDDR6/5X、GDDR7/6X，HBM3E/4 Combo, PCIE5/6以及UCIE Chiplet, 高速112G/224G UALINK等系列高性能IP產(chǎn)品以及SoC集成定制服務(wù)，打破壟斷，為HPC、Auto與AoT大平臺(tái)系列產(chǎn)品深度賦能，助力客戶在高帶寬內(nèi)存領(lǐng)域持續(xù)領(lǐng)先，致力于成為全球范圍內(nèi)大規(guī)模量產(chǎn)并交付海內(nèi)外客戶的不二之選。

如今，芯動(dòng)科技已成為多個(gè)國際頭部客戶的核心IP合作伙伴，先進(jìn)工藝授權(quán)量產(chǎn)出貨超100億顆，打造業(yè)界領(lǐng)先的“全周期閉環(huán)服務(wù)體系”——貫穿前后端設(shè)計(jì)、驗(yàn)證 、流片量產(chǎn)、interposer封裝測試、硬件原型、軟件驅(qū)動(dòng)框架的一站式全流程鏈服務(wù)體系。此外，芯動(dòng)依托大模型系統(tǒng)賦能經(jīng)驗(yàn)與全套產(chǎn)品化能力，助力客戶一站式IP集成加軟件平臺(tái)化，有效提升產(chǎn)品成功率、縮短創(chuàng)新開發(fā)周期，持續(xù)為全球客戶賦能。

INNOSILICON

芯動(dòng)科技（Innosilicon）是一站式IP和GPU領(lǐng)軍企業(yè)，在計(jì)算、存儲(chǔ)、連接三大賽道具備核心競爭力，擁有全套高速接口IP，以及先進(jìn)工藝SoC體系架構(gòu)和GPU內(nèi)核創(chuàng)新能力，提供跨全球各大工藝廠（臺(tái)積電/三星/中芯國際/格芯/聯(lián)華電子/英特爾/華力）從55納米到3納米全套高速IP核以及定制芯片解決方案。公司成立于2006年，已賦能全球數(shù)百家知名客戶，授權(quán)逾100億顆高端SoC芯片進(jìn)入規(guī)模量產(chǎn)，擁有100%成功率以及過十億顆FinFET定制芯片成功量產(chǎn)的驕人業(yè)績。在北京、武漢、珠海、蘇州、西安、上海、深圳、大連、成都等地均有研發(fā)中心，擁有完備的研發(fā)和質(zhì)量管理體系，一站式提供從規(guī)格到量產(chǎn)的全套解決方案。