深入解析SNx5LVDx3xx高速差分線接收器

在電子設(shè)計領(lǐng)域，高速數(shù)據(jù)傳輸一直是一個關(guān)鍵的研究方向。SNx5LVDx3xx系列高速差分線接收器，以其卓越的性能和廣泛的應(yīng)用場景，成為了眾多工程師的首選。今天，我們就來深入探討一下這個系列的接收器。

文件下載：SN65LVDT390PW.pdf

一、產(chǎn)品概述

SNx5LVDx3xx系列包括SN65LVDS386、SN65LVDS388A、SN65LVDS390等多個型號，它們能夠滿足或超越ANSI TIA/EIA - 644標(biāo)準(zhǔn)的要求。這些接收器有4線（'390）、8線（'388A）或16線（'386）的不同配置，適用于多種應(yīng)用場景。

1.1 主要特性

• 高速傳輸：設(shè)計用于高達(dá)250 Mbps的信號速率，能夠滿足大多數(shù)高速數(shù)據(jù)傳輸?shù)男枨蟆＠?，在一些對?shù)據(jù)傳輸速度要求較高的無線基礎(chǔ)設(shè)施和電信基礎(chǔ)設(shè)施中，它可以高效地完成數(shù)據(jù)的接收和處理。
• 集成電阻：LVDT產(chǎn)品集成了110 - Ω的線路終端電阻，減少了外部元件的使用，簡化了電路設(shè)計。
• ESD保護(hù)：SN65版本的總線終端ESD超過15 kV，提供了良好的靜電防護(hù)能力，增強(qiáng)了產(chǎn)品的可靠性。
• 低功耗：采用單3.3 - V電源供電，典型傳播延遲時間僅為2.6 ns，輸出偏斜為100 ps（典型值），部件間偏斜小于1 ns，有效降低了功耗和信號延遲。
• 故障安全：具備開路故障安全功能，當(dāng)輸入開路時，能夠確保輸出處于確定狀態(tài)，提高了系統(tǒng)的穩(wěn)定性。

1.2 應(yīng)用領(lǐng)域

• 無線基礎(chǔ)設(shè)施：在無線通信基站中，用于高速數(shù)據(jù)的接收和處理，確保信號的穩(wěn)定傳輸。
• 電信基礎(chǔ)設(shè)施：在通信網(wǎng)絡(luò)中，實現(xiàn)數(shù)據(jù)的高效傳輸和處理，提高通信質(zhì)量。
• 打印機(jī)：在打印機(jī)的控制系統(tǒng)中，用于數(shù)據(jù)的快速傳輸，保證打印的準(zhǔn)確性和高效性。

二、產(chǎn)品詳細(xì)分析

2.1 工作原理

SNx5LVDS3xx設(shè)備是LVDS線接收器，輸入信號為差分LVDS信號，輸出為LVTTL數(shù)字信號。它需要±100 mV的輸入信號來確定接收信號的正確狀態(tài)，并且能夠在輸入共模電壓范圍內(nèi)接受輸入信號。SNx5LVDT3xx設(shè)備與LVDS變體的不同之處在于，它集成了終端電阻。

2.2 功能模塊

2.2.1 接收器輸出狀態(tài)

當(dāng)接收器差分輸入信號大于100 mV時，輸出為高；當(dāng)差分輸入電壓低于 - 100 mV時，輸出為低；當(dāng)輸入電壓在 - 100 mV和100 mV之間時，輸出不確定。當(dāng)接收器禁用時，輸出為高阻抗。

2.2.2 接收器開路故障安全

當(dāng)輸入開路時，LVDS接收器通過300 - kΩ電阻將信號對的每條線拉至接近(V_{CC})，并使用與門檢測此條件，強(qiáng)制輸出為高電平，確保系統(tǒng)的穩(wěn)定性。

2.2.3 共模范圍

SNx5LVDx3xx接收器的輸入共模范圍為(? × V{ID}) V到(2.4 - ? × V{ID}) V，只要輸入信號在這個范圍內(nèi)且差分幅度大于或等于100 mV，接收器就能正確輸出LVDS總線狀態(tài)。

2.2.4 通用比較器

SNx5LVDx3xx接收器不僅符合LVDS標(biāo)準(zhǔn)，還可用于更廣泛的信號處理。只要輸入信號在所需的差分和共模電壓范圍內(nèi)，接收器輸出就能準(zhǔn)確反映輸入信號。

2.2.5 接收器等效原理圖

SNx5LVDS3xx的接收器輸入是高阻抗差分對，SNx5LVDT3xx接收器在輸入端口集成了110 Ω的內(nèi)部終端電阻。每個輸入都包含7 - V齊納二極管用于ESD保護(hù)，輸出結(jié)構(gòu)是帶有附加齊納二極管的CMOS反相器，同樣用于ESD保護(hù)。

2.3 電氣特性

在推薦的工作條件下，該系列接收器具有一系列優(yōu)秀的電氣特性。例如，正轉(zhuǎn)差分輸入電壓閾值為100 mV，反轉(zhuǎn)差分輸入電壓閾值為 - 100 mV；高電平輸出電壓在(I{OH} = - 8 mA)時為2.4 V（典型值為3 V），低電平輸出電壓在(I{OL} = 8 mA)時為0.2 V（典型值為0.4 V）；不同型號的電源電流也有所不同，如'LVDx386在啟用且無負(fù)載時為50 mA（典型值），禁用時為70 mA。

2.4 開關(guān)特性

開關(guān)特性方面，傳播延遲時間低到高電平輸出（(t{PLH})）典型值為2.6 ns，高到低電平輸出（(t{PHL})）典型值為2.5 ns；輸出信號上升時間（(t{r})）和下降時間（(t{f})）在500 - 1200 ps之間；脈沖偏斜（(|t{PHL} – t{PLH}|)）為150 - 600 ps，輸出偏斜為100 - 400 ps，部件間偏斜小于1 ns。

三、應(yīng)用與設(shè)計

3.1 點對點通信

3.1.1 設(shè)計要求

• 驅(qū)動電源電壓（(V_{CCD})）：3.0 - 3.6 V
• 驅(qū)動輸入電壓：0.8 - 5.0 V
• 驅(qū)動信號速率：DC - 200 Mbps
• 互連特性阻抗：100 Ω
• 終端電阻：100 Ω
• 接收器節(jié)點數(shù)量：1
• 接收器電源電壓（(V_{CCR})）：3.0 - 3.6 V
• 接收器輸入電壓：0 - 2.4 V
• 接收器信號速率：DC - 200 Mbps
• 驅(qū)動和接收器之間的接地偏移：±1 V

3.1.2 詳細(xì)設(shè)計步驟

• 驅(qū)動電源電壓：LVDS驅(qū)動如SN65LVDS387可在3 - 3.6 V的電源下工作，差分輸出電壓在整個輸出范圍內(nèi)標(biāo)稱值為340 mV。
• 驅(qū)動旁路電容：旁路電容在電源分配電路中起著關(guān)鍵作用，可采用多層陶瓷芯片或表面貼裝電容（如0603或0805尺寸），以降低引線電感。其值可根據(jù)公式(C_{LVDS }=left(frac{1 A}{0.2 V}right) × 200 ps = 0.001 mu F)計算。
• 驅(qū)動輸出電壓：SNx5LVDSxx驅(qū)動輸出的共模電壓為1.2 V，標(biāo)稱差分輸出信號為340 mV，峰 - 峰差分電壓為680 mV。
• 互連介質(zhì)：互連介質(zhì)可以是雙絞線、雙軸線、扁平帶狀電纜或PCB走線，其標(biāo)稱特性阻抗在100 - 120 Ω之間，變化不超過10%。
• PCB傳輸線：PCB傳輸線有微帶線和帶狀線兩種常見結(jié)構(gòu)，微帶線是頂層或底層的信號走線，帶狀線是內(nèi)層的信號走線。在設(shè)計時，要確保走線寬度和間距均勻，保持良好的對稱性，以維持恒定的差分阻抗。
• 終端電阻：終端電阻應(yīng)與傳輸線的特性阻抗匹配，位于靠近接收器的位置，以確保入射波切換。在多點拓?fù)渲?，終端電阻應(yīng)僅位于傳輸線的末端。

3.2 多點通信

3.2.1 設(shè)計要求

與點對點通信類似，但接收器節(jié)點數(shù)量為2 - 32個。

3.2.2 詳細(xì)設(shè)計步驟

• 互連介質(zhì)：多點系統(tǒng)的互連與點對點系統(tǒng)有很大不同，需要更仔細(xì)地考慮。在多點系統(tǒng)中，總線架構(gòu)需要注意發(fā)射器的位置、終端電阻的設(shè)置以及分支節(jié)點的影響。發(fā)射器位于總線一端時，需要在遠(yuǎn)端設(shè)置單個終端電阻；分支節(jié)點會產(chǎn)生短截線，應(yīng)盡量減小短截線的長度，以減少信號反射。

四、布局與電源建議

4.1 布局指南

4.1.1 微帶線與帶狀線拓?fù)?/h4>

印刷電路板通常提供微帶線和帶狀線兩種傳輸線選項。微帶線是PCB外層的走線，帶狀線是兩層接地平面之間的走線。TI建議在可能的情況下，將LVDS信號路由在微帶線傳輸線上。

4.1.2 電介質(zhì)類型和電路板結(jié)構(gòu)

對于LVDS信號，F(xiàn)R - 4或等效材料通常能提供足夠的性能。如果TTL/CMOS信號的上升和下降時間小于500 ps，建議使用介電常數(shù)接近3.4的材料，如Rogers?4350或Nelco N4000 - 13。在電路板結(jié)構(gòu)方面，要注意銅重量、鍍層厚度、阻焊層等參數(shù)。

4.1.3 推薦的堆疊布局

為減少TTL/CMOS到LVDS的串?dāng)_，建議使用至少兩層獨(dú)立的信號層。常見的堆疊配置有四層板和六層板，六層板能更好地隔離信號層和電源層，提高信號完整性，但制造成本較高。

4.1.4 走線間距

差分對的走線應(yīng)緊密耦合，以實現(xiàn)電磁場抵消，同時保持相同的電氣長度，以減少偏斜和信號反射。相鄰單端走線和LVDS差分對之間應(yīng)遵循3 - W規(guī)則，即間距大于單條走線寬度的兩倍或從走線中心到中心測量的寬度的三倍。

4.1.5 串?dāng)_和接地反彈最小化

為減少串?dāng)_，應(yīng)提供盡可能靠近原始走線的高頻電流返回路徑，通常使用接地平面來實現(xiàn)。保持走線短且不間斷的接地平面在其下方，可以減少電磁輻射。避免接地平面的不連續(xù)性，以降低接地反彈。

4.2 電源建議

LVDS驅(qū)動和接收器設(shè)計為使用單電源供電，電源電壓范圍為2.4 - 3.6 V。在實際應(yīng)用中，驅(qū)動和接收器可能位于不同的電路板或設(shè)備中，應(yīng)使用獨(dú)立的電源，并確保驅(qū)動電源和接收器電源之間的接地電位差小于|±1 V|。同時，應(yīng)使用板級和本地設(shè)備級旁路電容。

五、總結(jié)

SNx5LVDx3xx系列高速差分線接收器以其高速、低功耗、高可靠性等優(yōu)點，在多個領(lǐng)域得到了廣泛應(yīng)用。在設(shè)計過程中，我們需要根據(jù)具體的應(yīng)用場景和要求，合理選擇型號，并注意布局和電源設(shè)計，以確保系統(tǒng)的性能和穩(wěn)定性。各位工程師在實際應(yīng)用中，是否遇到過類似產(chǎn)品的使用問題呢？歡迎在評論區(qū)分享交流。