ADuC824：高性能微轉(zhuǎn)換器的深度剖析與應(yīng)用指南

在電子設(shè)計領(lǐng)域，選擇一款合適的微轉(zhuǎn)換器對于項(xiàng)目的成功至關(guān)重要。ADuC824作為一款功能強(qiáng)大的微轉(zhuǎn)換器，集成了多種高性能模塊，為工程師提供了豐富的功能和出色的性能。今天，我們就來深入探討ADuC824的特性、功能以及在實(shí)際應(yīng)用中的設(shè)計要點(diǎn)。

文件下載：ADUC824.pdf

一、ADuC824概述

ADuC824是一款集高分辨率Sigma - Delta ADC、8位MCU以及程序/數(shù)據(jù)Flash/EE內(nèi)存于一體的智能傳感器前端。它能夠直接處理來自傳感器的低電平信號，適用于多種應(yīng)用場景，如智能傳感器、稱重秤、便攜式儀器、壓力傳感器和4 - 20 mA變送器等。

二、關(guān)鍵特性分析

1. 高分辨率ADC

ADuC824配備了兩個獨(dú)立的ADC，分別為16位和24位分辨率。主ADC具有24位無丟失碼性能，在不同的輸入范圍和更新速率下，能提供出色的分辨率。例如，在20 Hz更新速率、20 mV范圍下，可實(shí)現(xiàn)13位峰 - 峰分辨率；在2.56 V范圍下，能達(dá)到18位峰 - 峰分辨率。這種高分辨率特性使得ADuC824在高精度測量應(yīng)用中表現(xiàn)出色。

2. 內(nèi)存配置

芯片擁有8 KB的片上Flash/EE程序內(nèi)存和640字節(jié)的片上Flash/EE數(shù)據(jù)內(nèi)存，具備100年的數(shù)據(jù)保留能力和100 Kcycles的耐久性。此外，還有256字節(jié)的片上數(shù)據(jù)RAM，為程序運(yùn)行和數(shù)據(jù)存儲提供了充足的空間。

3. 8051兼容核心

基于8051的核心，具有8051兼容的指令集，最高時鐘頻率可達(dá)12.58 MHz。同時，配備32 kHz外部晶體和片上可編程PLL，為系統(tǒng)提供穩(wěn)定的時鐘源。

4. 低功耗設(shè)計

支持3 V和5 V電源供電，正常模式下，3 V供電時電流僅為3 mA（核心時鐘為1.5 MHz）；在掉電模式下，電流低至20 μA（32 kHz晶體運(yùn)行），非常適合對功耗要求較高的應(yīng)用。

5. 豐富的片上外設(shè)

集成了片上溫度傳感器、12位電壓輸出DAC、雙激勵電流源、參考檢測電路、時間間隔計數(shù)器（TIC）、UART串行I/O、I2C兼容和SPI串行I/O以及看門狗定時器（WDT）和電源監(jiān)控器（PSM）等，為系統(tǒng)設(shè)計提供了更多的功能擴(kuò)展。

三、功能模塊詳解

1. ADC控制與校準(zhǔn)

ADuC824的兩個ADC通過多個特殊功能寄存器（SFR）進(jìn)行控制和配置。ADCSTAT寄存器反映了兩個ADC的狀態(tài)，包括數(shù)據(jù)準(zhǔn)備就緒、校準(zhǔn)和各種錯誤及警告條件。ADCMODE寄存器用于控制兩個ADC的操作模式，如單轉(zhuǎn)換模式、連續(xù)轉(zhuǎn)換模式、內(nèi)部零刻度校準(zhǔn)和內(nèi)部滿刻度校準(zhǔn)等。ADC0CON和ADC1CON分別用于配置主ADC和輔助ADC的輸入范圍、通道選擇、外部參考啟用和單極性或雙極性編碼。

2. 非易失性Flash/EE內(nèi)存

提供了8 KB的程序內(nèi)存和640字節(jié)的數(shù)據(jù)內(nèi)存，支持串行下載和并行編程兩種模式。串行下載模式可通過標(biāo)準(zhǔn)UART串口在電路中進(jìn)行代碼下載，方便快捷；并行編程模式則與傳統(tǒng)的第三方Flash或EEPROM設(shè)備編程器兼容。同時，還具備三種安全模式，可限制對內(nèi)部代碼空間的訪問。

3. 片上外設(shè)功能

• DAC：12位電壓輸出DAC，具有軌到軌電壓輸出緩沖器，可驅(qū)動10 kΩ/100 pF負(fù)載，有0 V到VREF和0 V到AVDD兩種可選范圍，可工作在12位或8位模式。
• PLL：片上PLL鎖定32.768 kHz晶體的384倍頻，為系統(tǒng)提供穩(wěn)定的12.582912 MHz時鐘。核心可工作在該頻率或其二進(jìn)制分頻頻率，以實(shí)現(xiàn)節(jié)能。
• TIC：時間間隔計數(shù)器可用于計數(shù)較長的時間間隔，范圍從1/128秒到255小時，且在掉電模式下仍可工作，適用于遠(yuǎn)程電池供電傳感器的定期讀數(shù)應(yīng)用。
• WDT：看門狗定時器可在ADuC824進(jìn)入錯誤狀態(tài)時，在合理時間內(nèi)生成設(shè)備復(fù)位或中斷，提高系統(tǒng)的可靠性。
• PSM：電源監(jiān)控器可監(jiān)測AVDD和DVDD電源，當(dāng)電源電壓低于用戶選擇的電壓閾值時，會產(chǎn)生中斷，提醒用戶保存工作寄存器，避免數(shù)據(jù)丟失。
• SPI和I2C接口：SPI是一種全雙工的同步串行接口，支持主/從模式操作；I2C兼容接口則支持軟件主模式或硬件從模式，兩者共享引腳，用戶可根據(jù)需要選擇啟用。

4. 8051兼容外設(shè)

• 并行I/O端口：ADuC824有四個輸入/輸出端口（P0 - P3），部分端口可用于外部內(nèi)存操作，一些引腳還具有復(fù)用功能。
• 定時器/計數(shù)器：擁有三個16位定時器/計數(shù)器（Timer 0、Timer 1和Timer 2），可配置為定時器或事件計數(shù)器，通過特殊功能寄存器進(jìn)行控制和配置。
• UART串行接口：全雙工串行端口，支持四種操作模式（模式0 - 3），可同時進(jìn)行數(shù)據(jù)的發(fā)送和接收。波特率可由Timer 1或Timer 2的溢出率決定。
• 中斷系統(tǒng)：提供12個中斷源，具有兩個優(yōu)先級級別，通過IE、IP和IEIP2三個中斷相關(guān)的SFR進(jìn)行控制和配置。

四、硬件設(shè)計考慮

1. 時鐘振蕩器

核心時鐘頻率由片上PLL鎖定32.768 kHz晶體的384倍頻生成。使用內(nèi)部時鐘振蕩器時，需在XTAL1和XTAL2引腳之間連接32.768 kHz并聯(lián)諧振晶體。片上提供了兩個12 pF的內(nèi)部電容器，通常無需額外的外部負(fù)載電容器。

2. 外部內(nèi)存接口

ADuC824可訪問最多64 Kbytes的外部程序內(nèi)存和最多16 Mbytes的外部數(shù)據(jù)內(nèi)存。通過EA引腳選擇從內(nèi)部或外部程序內(nèi)存執(zhí)行指令。外部程序內(nèi)存和外部數(shù)據(jù)內(nèi)存的訪問通過不同的引腳和控制信號實(shí)現(xiàn)，兩者在軟件層面相互獨(dú)立。

3. 電源供應(yīng)

工作電源電壓范圍為2.7 V到5.25 V，支持分離的模擬和數(shù)字電源引腳（AVDD和DVDD），可實(shí)現(xiàn)分裂電源操作。為保證電源的穩(wěn)定性，需在AVDD和DVDD引腳附近添加適當(dāng)?shù)娜ヱ铍娙萜鳌?/p>

4. 功耗管理

通過設(shè)置PCON SFR中的空閑和掉電模式位，可將芯片從正常模式切換到空閑模式或完全掉電模式。在空閑模式下，振蕩器繼續(xù)運(yùn)行，但核心時鐘停止；在掉電模式下，PLL和核心時鐘停止，部分外設(shè)可根據(jù)需要保持運(yùn)行。

5. 接地和電路板布局

為實(shí)現(xiàn)ADC和DAC的最佳性能，需特別注意接地和PCB布局。模擬和數(shù)字接地引腳（AGND和DGND）應(yīng)連接到同一系統(tǒng)接地參考點(diǎn)，避免接地環(huán)路。同時，應(yīng)避免數(shù)字電流流經(jīng)模擬電路，盡量減少接地平面的不連續(xù)性。

五、開發(fā)系統(tǒng)支持

ADuC824的QuickStart開發(fā)系統(tǒng)提供了一系列PC基（Windows兼容）的硬件和軟件開發(fā)工具，包括評估板、電源、串口電纜、8051匯編器、C編譯器、代碼模擬器、串行下載器和調(diào)試器等。這些工具為開發(fā)人員提供了便捷的開發(fā)環(huán)境，可加速項(xiàng)目的開發(fā)進(jìn)程。

六、總結(jié)

ADuC824以其高分辨率ADC、豐富的內(nèi)存配置、低功耗設(shè)計和多樣化的片上外設(shè)，為電子工程師提供了一個強(qiáng)大而靈活的設(shè)計平臺。在實(shí)際應(yīng)用中，合理利用其各項(xiàng)特性和功能，結(jié)合正確的硬件設(shè)計和開發(fā)工具，能夠?qū)崿F(xiàn)高性能、高可靠性的系統(tǒng)設(shè)計。希望本文能為工程師們在使用ADuC824進(jìn)行設(shè)計時提供有價值的參考。你在使用ADuC824的過程中遇到過哪些問題呢？歡迎在評論區(qū)分享你的經(jīng)驗(yàn)和見解。