深度解析ADuC836：高性能微轉(zhuǎn)換器的卓越之選

在電子設(shè)計領(lǐng)域，一款優(yōu)秀的微轉(zhuǎn)換器對于實現(xiàn)精確測量和高效數(shù)據(jù)處理至關(guān)重要。今天，我們就來深入探討Analog Devices公司的ADuC836微轉(zhuǎn)換器，它集成了雙16位Sigma - Delta ADC、8位MCU以及程序/數(shù)據(jù)Flash/EE內(nèi)存，為智能傳感器、便攜式儀器等應(yīng)用提供了強(qiáng)大的解決方案。

文件下載：ADUC836.pdf

1. 關(guān)鍵特性概覽

1.1 高精度ADC

ADuC836擁有兩個獨立的16位ADC，具備16位無失碼性能，在20 Hz更新速率下，主ADC可實現(xiàn)16位rms（16位p - p）有效分辨率，偏移漂移僅為10 nV/°C，增益漂移為0.5 ppm/°C。這種高精度的ADC設(shè)計，使其能夠精確測量寬動態(tài)范圍、低頻信號，適用于稱重秤、應(yīng)變計、壓力傳感器等多種應(yīng)用場景。

1.2 豐富的內(nèi)存資源

芯片提供了62 Kbytes的片上Flash/EE程序內(nèi)存和4 Kbytes的片上Flash/EE數(shù)據(jù)內(nèi)存，具有100年的數(shù)據(jù)保留能力和100 Kcycles的耐久性。此外，還有2304字節(jié)的片上數(shù)據(jù)RAM，為程序運行和數(shù)據(jù)存儲提供了充足的空間。

1.3 強(qiáng)大的內(nèi)核與外設(shè)

基于8051內(nèi)核，ADuC836兼容8051指令集，并配備了32 kHz外部晶體和片上可編程PLL，最高可提供12.58 MHz的時鐘頻率。同時，它還擁有3個16位定時器/計數(shù)器、26個可編程I/O線、11個中斷源和2個優(yōu)先級級別，以及多種片上外設(shè)，如內(nèi)部上電復(fù)位電路、12位電壓輸出DAC、雙16位Sigma - Delta DAC/PWMs、片上溫度傳感器等。

1.4 低功耗設(shè)計

在正常模式下，3.6 V電壓時最大電流僅為2.3 mA（核心CLK = 1.57 MHz）；在掉電模式下，喚醒定時器運行時最大電流為20 μA。這種低功耗特性使得ADuC836非常適合電池供電的系統(tǒng)。

2. 功能模塊詳解

2.1 ADC模塊

ADuC836的主ADC和輔助ADC均采用Sigma - Delta轉(zhuǎn)換技術(shù)，結(jié)合片上數(shù)字濾波，可實現(xiàn)高精度的信號轉(zhuǎn)換。主ADC輸入可配置為8種不同的輸入范圍，從±20 mV到±2.56 V，通過內(nèi)部緩沖器可處理較大的源阻抗。輔助ADC則用于轉(zhuǎn)換補(bǔ)充輸入，如冷結(jié)二極管或熱敏電阻的信號。

ADC的更新速率可通過Sinc濾波器（SF）SFR進(jìn)行編程，范圍為5.35 Hz（186.77 ms）到105.03 Hz（9.52 ms）。同時，芯片還支持多種校準(zhǔn)模式，包括內(nèi)部零刻度校準(zhǔn)、內(nèi)部滿刻度校準(zhǔn)、系統(tǒng)零刻度校準(zhǔn)和系統(tǒng)滿刻度校準(zhǔn)，以確保測量的準(zhǔn)確性。

2.2 內(nèi)存模塊

2.2.1 Flash/EE程序內(nèi)存

62 Kbytes的Flash/EE程序內(nèi)存可通過串行下載、并行編程或用戶下載（ULOAD）模式進(jìn)行編程。其中，ULOAD模式允許在運行時對56 Kbytes的程序內(nèi)存進(jìn)行擦除和重新編程，方便代碼升級和數(shù)據(jù)記錄。

2.2.2 Flash/EE數(shù)據(jù)內(nèi)存

4 Kbytes的Flash/EE數(shù)據(jù)內(nèi)存可作為通用的非易失性暫存區(qū)，通過一組SFR進(jìn)行訪問。數(shù)據(jù)以4字節(jié)頁為單位進(jìn)行編程，擦除操作也在頁級別進(jìn)行。

2.3 DAC模塊

片上12位電壓輸出DAC具有軌到軌電壓輸出緩沖器，可驅(qū)動10 kΩ/100 pF負(fù)載，有0 V到VREF（內(nèi)部帶隙2.5 V參考）和0 V到AVDD兩種可選范圍，可工作在12位或8位模式。

2.4 PWM模塊

PWM模塊具有高度靈活性，可提供可編程分辨率和輸入時鐘，并可配置為6種不同的操作模式，其中兩種模式可將PWM配置為高達(dá)16位分辨率的Sigma - Delta DAC。

2.5 其他模塊

片上PLL可將32.768 kHz的晶體頻率鎖定到384倍，為系統(tǒng)提供穩(wěn)定的12.582912 MHz時鐘。時間間隔計數(shù)器（TIC）可用于定期喚醒芯片、實現(xiàn)實時時鐘和計數(shù)較長時間間隔。看門狗定時器可在芯片出現(xiàn)錯誤狀態(tài)時生成復(fù)位或中斷信號，確保系統(tǒng)的穩(wěn)定性。電源供應(yīng)監(jiān)視器可監(jiān)測AVDD和DVDD的電壓，當(dāng)電壓低于設(shè)定的閾值時觸發(fā)中斷。

3. 硬件設(shè)計注意事項

3.1 電源供應(yīng)

ADuC836的工作電源電壓范圍為2.7 V到5.25 V，可采用分離的模擬和數(shù)字電源引腳（AVDD和DVDD），以減少數(shù)字信號對模擬電路的干擾。在設(shè)計時，需注意添加適當(dāng)?shù)?a href="http://m.makelele.cn/tags/電容/" target="_blank">電容進(jìn)行去耦，確保電源的穩(wěn)定性。

3.2 外部內(nèi)存接口

芯片可訪問高達(dá)64 Kbytes的外部程序內(nèi)存和16 Mbytes的外部數(shù)據(jù)內(nèi)存。通過EA引腳可選擇從內(nèi)部或外部程序內(nèi)存開始執(zhí)行代碼。在連接外部內(nèi)存時，需注意引腳的連接和時序要求。

3.3 時鐘振蕩器

核心時鐘頻率由片上PLL生成，需連接一個32.768 kHz的并聯(lián)諧振晶體到XTAL1和XTAL2引腳。同時，需注意晶體的負(fù)載電容要求，確保時鐘的穩(wěn)定性。

3.4 接地和電路板布局

為了實現(xiàn)ADC和DAC的最佳性能，需特別注意接地和電路板布局。模擬和數(shù)字接地引腳應(yīng)連接到同一系統(tǒng)接地參考點，避免形成接地環(huán)路。同時，應(yīng)將數(shù)字和模擬組件物理分離，減少相互干擾。

4. 開發(fā)工具支持

ADuC836配套的QuickStart開發(fā)系統(tǒng)提供了豐富的硬件和軟件開發(fā)工具，包括評估板、8051匯編器、代碼模擬器、串行下載器、調(diào)試器/仿真器等。這些工具可以幫助工程師快速進(jìn)行代碼開發(fā)、調(diào)試和驗證，提高開發(fā)效率。

5. 總結(jié)

ADuC836以其高精度的ADC、豐富的內(nèi)存資源、強(qiáng)大的內(nèi)核與外設(shè)以及低功耗設(shè)計，成為智能傳感器、便攜式儀器等應(yīng)用的理想選擇。在硬件設(shè)計過程中，遵循相關(guān)的設(shè)計注意事項，結(jié)合配套的開發(fā)工具，工程師可以充分發(fā)揮ADuC836的性能優(yōu)勢，實現(xiàn)高效、穩(wěn)定的系統(tǒng)設(shè)計。你在使用ADuC836的過程中遇到過哪些問題？又是如何解決的呢？歡迎在評論區(qū)分享你的經(jīng)驗和見解。