探索AK5554：高性能4通道差分32位ΔΣ ADC的技術(shù)奧秘

在數(shù)字音頻系統(tǒng)的設(shè)計(jì)領(lǐng)域，一款優(yōu)秀的A/D轉(zhuǎn)換器往往能起到?jīng)Q定性的作用。今天，我們就來(lái)深入了解一下旭化成（AsahiKASEI）推出的AK5554——一款4通道差分32位ΔΣ ADC，看看它究竟有哪些獨(dú)特之處。

文件下載：AK5554VN.pdf

一、產(chǎn)品概述

AK5554屬于AK555x系列，專(zhuān)為數(shù)字音頻系統(tǒng)打造。它具備32位分辨率和768 kHz的采樣率，能實(shí)現(xiàn)115 dB的動(dòng)態(tài)范圍和106 dB的S/(N+D)，同時(shí)還能保持低功耗。這款芯片集成了4通道A/D轉(zhuǎn)換器，非常適合用于混音器和多通道錄音機(jī)。它集成了四種數(shù)字濾波器，可根據(jù)音質(zhì)偏好進(jìn)行選擇，還支持TDM音頻格式，能輕松與DSP連接，并且支持高達(dá)11.2MHz的DSD輸出。通過(guò)通道求和模式，能將多個(gè)通道的A/D數(shù)據(jù)求和并平均，從而提升動(dòng)態(tài)范圍性能，在4-to-2模式下動(dòng)態(tài)范圍可提升至118 dB，4-to-1模式下可提升至121 dB。

二、產(chǎn)品特性

1. 采樣與輸入特性

• 采樣率范圍廣：采樣率覆蓋8 kHz - 768 kHz，能滿足不同音頻應(yīng)用的需求。
• 全差分輸入：采用全差分輸入方式，有效提高抗干擾能力，保證音頻信號(hào)的質(zhì)量。

2. 性能指標(biāo)出色

• S/(N+D)和動(dòng)態(tài)范圍：S/(N+D)達(dá)到106 dB，動(dòng)態(tài)范圍在不同模式下表現(xiàn)優(yōu)異，4-to-2模式為118 dB，4-to-1模式為121 dB，S/N同樣在不同模式下有良好表現(xiàn)，能提供高質(zhì)量的音頻轉(zhuǎn)換。
• 輸入電阻：輸入電阻在8.8 - 12.0 kΩ之間，在DSD 64fs模式下該值會(huì)加倍，為音頻信號(hào)的輸入提供了合適的阻抗匹配。
• 通道隔離度：通道間隔離度達(dá)到110 - 120 dB，有效減少通道間的串?dāng)_，保證各通道音頻信號(hào)的獨(dú)立性。
• 電源抑制比：電源抑制比達(dá)到60 dB，能有效抑制電源噪聲對(duì)音頻信號(hào)的影響。

3. 濾波器與輸出格式

• 多種數(shù)字濾波器：集成四種類(lèi)型的LPF和數(shù)字HPF，可通過(guò)SD和SLOW引腳進(jìn)行選擇，滿足不同的音頻濾波需求。
• 豐富的輸出格式：支持PCM和DSD兩種輸出模式。PCM模式下有24/32位MSB對(duì)齊、I2S或TDM格式；DSD模式下有DSD Native 64、128、256格式，并且在TDM模式下通過(guò)優(yōu)化數(shù)據(jù)放置模式實(shí)現(xiàn)了最大的時(shí)隙效率。

4. 工作模式與接口

• 主從模式：支持主模式和從模式，可根據(jù)實(shí)際應(yīng)用場(chǎng)景靈活選擇。
• 檢測(cè)功能：具備輸入溢出標(biāo)志檢測(cè)功能，能及時(shí)反饋輸入信號(hào)的狀態(tài)。
• 串行接口：提供3線串行和I2C μP接口，方便與其他設(shè)備進(jìn)行通信。

5. 電源與功耗

• 電源范圍：模擬電源為4.5 - 5.5 V，數(shù)字電源根據(jù)LDOE引腳設(shè)置不同，可為1.7 - 1.98 V或3.0 - 3.6 V。
• 低功耗：在AVDD = 5.0 V，TVDD = 3.3 V，fs = 48 kHz的條件下，功耗僅為140 mW。

6. 封裝形式

采用48引腳QFN封裝，體積小巧，便于在電路板上進(jìn)行布局。

三、引腳配置與功能

AK5554的引腳配置豐富，每個(gè)引腳都有特定的功能。例如，AIN1 - 4P和AIN1 - 4N為模擬輸入引腳，用于輸入音頻信號(hào)；VREFH1 - 2和VREFL1 - 2為參考電壓輸入引腳，為A/D轉(zhuǎn)換提供參考電壓；MCLK為時(shí)鐘輸入引腳，為芯片提供時(shí)鐘信號(hào)。在使用時(shí)，需要注意各引腳的功能和電平要求，避免出現(xiàn)錯(cuò)誤。同時(shí)，對(duì)于未使用的引腳，在PCM模式和DSD模式下有不同的處理方式，如模擬輸入引腳應(yīng)開(kāi)路，參考電壓引腳應(yīng)連接到相應(yīng)的電源或地等。

四、電氣特性

1. 絕對(duì)最大額定值

在使用AK5554時(shí)，需要注意其絕對(duì)最大額定值，如電源電壓、輸入電流、輸入電壓等。超過(guò)這些額定值可能會(huì)導(dǎo)致芯片永久性損壞，因此必須嚴(yán)格按照規(guī)定使用。

2. 推薦工作條件

為了保證芯片的正常工作，需要滿足推薦的工作條件，包括電源電壓、參考電壓等。例如，模擬電源AVDD應(yīng)在4.5 - 5.5 V之間，參考電壓VREFH1 - 2應(yīng)在4.5 - 5.5 V之間，并且VREFL1 - 2應(yīng)連接到AVSS。

3. 模擬特性

在模擬特性方面，AK5554的分辨率為32位，輸入電壓范圍為±2.7 - ±2.9 Vpp。在不同的采樣率和信號(hào)電平下，S/(N+D)和動(dòng)態(tài)范圍表現(xiàn)良好。例如，在fs = 48 kHz，BW = 20 kHz，?1 dBFS的條件下，S/(N+D)可達(dá)106 dB。

4. 濾波器特性

芯片的濾波器特性根據(jù)不同的采樣率有所不同。以fs = 48 kHz為例，不同類(lèi)型的濾波器（如SHARP ROLL-OFF、SLOW ROLL-OFF等）在通帶、阻帶、阻帶衰減和群延遲等方面有不同的表現(xiàn)。通過(guò)合理選擇濾波器類(lèi)型，可以滿足不同音頻處理的需求。

5. DC特性

在DC特性方面，不同的數(shù)字電源電壓下，輸入和輸出電壓有不同的要求。例如，當(dāng)TVDD = 3.0 - 3.6 V（LDOE引腳為“H”）時(shí)，高電平輸入電壓VIH應(yīng)不低于70%TVDD，低電平輸入電壓VIL應(yīng)不高于30%TVDD。

6. 開(kāi)關(guān)特性

開(kāi)關(guān)特性包括時(shí)鐘頻率、占空比、信號(hào)周期等參數(shù)。例如，主時(shí)鐘頻率fCLK范圍為2.048 - 49.152 MHz，LRCK頻率在不同模式下有不同的范圍和占空比要求。在設(shè)計(jì)電路時(shí)，需要根據(jù)這些參數(shù)合理配置時(shí)鐘信號(hào)，以保證芯片的正常工作。

五、功能描述

1. 數(shù)字核心電源

數(shù)字核心采用1.8 V電源供電，可通過(guò)LDOE引腳控制內(nèi)部LDO的開(kāi)關(guān)。當(dāng)LDOE引腳為“H”時(shí)，內(nèi)部LDO將TVDD（3.3 V）轉(zhuǎn)換為1.8 V為數(shù)字核心供電；當(dāng)LDOE引腳為“L”時(shí)，需要外部提供1.8 V電源給VDD18引腳。

2. 輸出模式

AK5554支持PCM和DSD兩種輸出模式，可通過(guò)DP引腳或DP位進(jìn)行選擇。在切換PCM/DSD模式時(shí)，需要將所有通道復(fù)位，以確保數(shù)據(jù)的正常輸出。

3. 主從模式

在PCM模式下，AK5554支持主模式和從模式。主模式下，芯片內(nèi)部從MCLK輸入生成BICK和LRCK時(shí)鐘并輸出；從模式下，需要外部提供這些時(shí)鐘信號(hào)。在DSD模式下，僅支持主模式。

4. 系統(tǒng)時(shí)鐘

• PCM模式：需要MCLK、BICK和LRCK三個(gè)外部系統(tǒng)時(shí)鐘。MCLK頻率根據(jù)LRCK頻率和操作模式確定，可通過(guò)CKS3 - 0引腳設(shè)置采樣頻率和MCLK的頻率比。在改變時(shí)鐘模式或音頻接口格式時(shí)，需要復(fù)位所有通道，并在復(fù)位釋放后提供穩(wěn)定的時(shí)鐘信號(hào)。
• DSD模式：僅需要MCLK外部時(shí)鐘，芯片從MCLK輸入生成DCLK，并使DSD數(shù)據(jù)輸出與DCLK同步。MCLK頻率可通過(guò)DCKS引腳設(shè)置，支持512fs和768fs。DSD采樣頻率可通過(guò)DSDSEL1 - 0引腳控制，支持64fs、128fs和256fs。

5. 音頻接口格式

• PCM模式：可通過(guò)TDM1 - 0引腳、MSN引腳和DIF1 - 0引腳選擇48種音頻接口格式。在不同的模式和速度下，BICK頻率、數(shù)據(jù)位長(zhǎng)度和輸出方式有不同的要求。例如，在正常輸出（非TDM）且接口速度為Normal、Double或Quad模式時(shí)，BICK頻率應(yīng)在48fs - 128fs之間。
• DSD模式：僅在主模式下可用，DCLK頻率可通過(guò)DSDSEL1 - 0引腳選擇，支持64fs、128fs和256fs。通過(guò)設(shè)置PMOD引腳可進(jìn)入相位調(diào)制模式，但在DCLK頻率為256fs時(shí)不支持該模式。

6. 通道求和

通道求和功能可通過(guò)平均多個(gè)通道的A/D數(shù)據(jù)來(lái)提高動(dòng)態(tài)范圍和S/N性能，支持4-to-2模式（立體聲模式）和4-to-1模式（單聲道模式）。在4-to-2模式下，動(dòng)態(tài)范圍和S/N可提高3 dB（DSD模式下為2 dB）；在4-to-1模式下，可提高6 dB（DSD模式下為4 dB）。

7. 最優(yōu)數(shù)據(jù)放置模式

在并行控制模式下，可通過(guò)ODP引腳控制數(shù)據(jù)輸出模式。當(dāng)ODP引腳為“L”時(shí)，采用固定數(shù)據(jù)放置模式；當(dāng)ODP引腳為“H”時(shí)，采用最優(yōu)數(shù)據(jù)放置模式，能更有效地利用數(shù)據(jù)時(shí)隙，增加級(jí)聯(lián)連接的設(shè)備數(shù)量。在串行控制模式下，無(wú)論ODP引腳設(shè)置如何，均采用最優(yōu)數(shù)據(jù)放置模式。

8. 通道電源管理與求和

• 并行模式：通過(guò)PW2 - 0引腳和ODP引腳控制通道電源和通道求和模式。在不同的引腳設(shè)置下，可實(shí)現(xiàn)通道的開(kāi)啟和關(guān)閉，以及不同的求和模式。
• 串行模式：在3線串行模式或I2C模式下，PW1 - 4位可獨(dú)立控制AIN1 - 4通道的電源，MONO1和MONO2位控制通道求和模式。

9. 數(shù)據(jù)時(shí)隙配置

在PCM模式和DSD模式下，數(shù)據(jù)時(shí)隙有不同的分配方式。PCM模式下，根據(jù)不同的TDM模式，SDTO1和SDTO2引腳的時(shí)隙分配不同；DSD模式下，DSDOL1 - 2和DSDOR1 - 2引腳有特定的時(shí)隙分配。

10. 數(shù)字濾波器設(shè)置

在PCM模式下，可通過(guò)SD引腳和SLOW引腳選擇四種數(shù)字濾波器。但在OCT速度模式、HEX速度模式和DSD模式下，濾波器設(shè)置無(wú)效。

11. 數(shù)字HPF

芯片具備數(shù)字高通濾波器，可通過(guò)HPFE引腳啟用，用于消除DC偏移。但在OCT速度模式、HEX速度模式和DSD模式下，該設(shè)置無(wú)效。

12. 溢出檢測(cè)

在PCM模式和DSD模式下，芯片都具備溢出檢測(cè)功能。當(dāng)模擬輸入或DSD調(diào)制器溢出時(shí)，OVF引腳會(huì)輸出“H”，溢出解決后返回“L”。

13. LDO控制

LDO的開(kāi)關(guān)可通過(guò)LDOE引腳根據(jù)TVDD電壓范圍進(jìn)行控制。當(dāng)TVDD為1.7 - 1.98 V時(shí)，LDO應(yīng)關(guān)閉；當(dāng)TVDD為3.0 - 3.6 V時(shí)，LDO應(yīng)開(kāi)啟。

14. 復(fù)位與電源管理

在電源上電或改變時(shí)鐘設(shè)置、時(shí)鐘頻率時(shí)，需要對(duì)芯片進(jìn)行復(fù)位，可通過(guò)PDN引腳和PW2 - 0引腳或RSTN位和PW4 - 1位進(jìn)行復(fù)位。芯片進(jìn)入電源管理模式可通過(guò)設(shè)置PDN引腳為“L”實(shí)現(xiàn)，在不同模式下（PCM和DSD），電源管理的具體操作和輸出情況有所不同。

15. 操作模式控制

操作模式可通過(guò)引腳或寄存器進(jìn)行設(shè)置。在并行模式下，通過(guò)引腳設(shè)置操作模式，寄存器設(shè)置無(wú)效；在串行控制模式下，寄存器設(shè)置優(yōu)先，除MSN引腳外的其他引腳設(shè)置將被忽略。

16. 寄存器控制接口

• 3線串行控制模式：可通過(guò)3線μP接口引腳（CSN、CCLK和CDTI）對(duì)內(nèi)部寄存器進(jìn)行寫(xiě)入操作。寫(xiě)入數(shù)據(jù)包括2位芯片地址、1位讀寫(xiě)位、5位寄存器地址和8位控制數(shù)據(jù)。在使用3線串行接口時(shí)，需要注意避免與I2C接口產(chǎn)生沖突。
• I2C總線控制模式：支持快速模式I2C總線（最大400 kHz），包括寫(xiě)入和讀取操作。寫(xiě)入操作時(shí)，先發(fā)送起始條件和從地址，然后發(fā)送控制寄存器地址和控制數(shù)據(jù)；讀取操作包括當(dāng)前地址讀取和隨機(jī)地址讀取兩種方式。

六、推薦外部電路

1. 接地與電源去耦

AK5554對(duì)電源和接地安排要求較高。AVDD和TVDD通常由系統(tǒng)的模擬電源提供，DVSS和AVSS應(yīng)連接到同一模擬接地平面，系統(tǒng)的模擬地和數(shù)字地應(yīng)分開(kāi)布線，并在電源引入印刷電路板的位置盡可能靠近連接。同時(shí)，高頻去耦電容應(yīng)盡可能靠近電源引腳放置。

2. 參考電壓

VREFH1 - 2引腳和VREFL1 - 2引腳之間的差分電壓是A/D轉(zhuǎn)換的公共電壓，VREFL1 - 2引腳通常連接到AVSS。為了去除高頻噪聲，應(yīng)在VREFH1 - 2引腳和模擬5 V電源之間連接20 Ω電阻，并在VREFH1 - 2引腳和VREFL1 - 2引腳之間并聯(lián)0.1 μF陶瓷電容和100 μF電解電容，陶瓷電容應(yīng)盡可能靠近引腳連接。同時(shí)，應(yīng)避免數(shù)字信號(hào)（尤其是時(shí)鐘信號(hào)）靠近參考電壓引腳，以防止噪聲耦合。

3. 模擬輸入

模擬輸入信號(hào)通過(guò)AINn+和AINn - 引腳差分輸入到調(diào)制器，輸入電壓為ALINn+和ALINn - 引腳之間的差值，滿量程信號(hào)標(biāo)稱(chēng)值為±2.8 V（典型值）。輸入電壓范圍為AVSS到AVDD，輸出代碼格式為二進(jìn)制補(bǔ)碼。內(nèi)部HPF可去除DC偏移。需要注意避免輸入電壓超過(guò)AVDD + 0.3 V和AVSS - 0.3 V，以及輸入電流超過(guò)10 mA，以免損壞芯片。

4. 外部模擬電路示例

文檔提供了一個(gè)輸入緩沖電路示例，該電路包括1階HPF（fc = 0.70 Hz）和2階LPF（fc = 351 kHz，增益 = -14.5 dB），可通過(guò)XLR或BNC連接器輸入模擬信號(hào)。使用該電路時(shí)，在fs = 48 kHz的條件下，模擬特性為DR = 115 dB，S/(N+D) = 106 dB。為了獲得更好的特性，應(yīng)將DC偏置電壓設(shè)置在0.49 x AVDD到0.51 x AVDD的范圍內(nèi)。

七、總結(jié)

AK5554作為一款高性能的4通道差分32位ΔΣ ADC，在數(shù)字音頻系統(tǒng)中具有廣泛的應(yīng)用前景。它的高分辨率、寬采樣率范圍、出色的動(dòng)態(tài)范圍和S/(N+D)性能，以及豐富的功能和靈活的配置方式，使其能夠滿足不同音頻應(yīng)用的需求。在設(shè)計(jì)過(guò)程中，工程師需要根據(jù)具體的應(yīng)用場(chǎng)景，合理選擇芯片的工作模式、配置引腳和寄存器，同時(shí)注意外部電路的設(shè)計(jì)，以充分發(fā)揮芯片的性能。希望本文能為電子工程師在使用AK5554進(jìn)行設(shè)計(jì)時(shí)提供一些有用的參考。你在使用AK5554的過(guò)程中遇到過(guò)哪些問(wèn)題呢？歡迎在評(píng)論區(qū)分享你的經(jīng)驗(yàn)和見(jiàn)解。