AD9628：高性能12位雙路ADC的全方位解析

在當(dāng)今的電子設(shè)計(jì)領(lǐng)域，模數(shù)轉(zhuǎn)換器（ADC）扮演著至關(guān)重要的角色，它是連接模擬世界和數(shù)字世界的橋梁。AD9628作為一款由Analog Devices推出的12位、125/105 MSPS、1.8 V雙路模數(shù)轉(zhuǎn)換器，憑借其卓越的性能和豐富的特性，在眾多應(yīng)用場(chǎng)景中展現(xiàn)出強(qiáng)大的競(jìng)爭(zhēng)力。本文將深入剖析AD9628的各個(gè)方面，為電子工程師們提供全面的設(shè)計(jì)參考。

文件下載：AD9628.pdf

產(chǎn)品特性概覽

電源與輸出

AD9628采用1.8 V模擬電源供電，同時(shí)支持1.8 V CMOS或LVDS輸出邏輯電平。這種設(shè)計(jì)不僅降低了功耗，還能與多種邏輯電路兼容，為系統(tǒng)設(shè)計(jì)提供了更大的靈活性。

高性能指標(biāo)

在信號(hào)處理方面，AD9628表現(xiàn)出色。在70 MHz輸入頻率下，其信噪比（SNR）可達(dá)71.2 dBFS，無(wú)雜散動(dòng)態(tài)范圍（SFDR）高達(dá)93 dBc。此外，它還具有低功耗特性，在125 MSPS采樣率下，每通道功耗僅為101 mW。

豐富功能特性

芯片內(nèi)部集成了電壓基準(zhǔn)和采樣保持電路，支持差分模擬輸入，帶寬達(dá)到650 MHz，可處理高達(dá)200 MHz的中頻采樣頻率。同時(shí)，它還具備多種靈活的功能，如可編程時(shí)鐘和數(shù)據(jù)對(duì)齊、數(shù)字測(cè)試模式生成、節(jié)能掉電模式等。

詳細(xì)規(guī)格參數(shù)

直流規(guī)格

AD9628在直流性能方面表現(xiàn)穩(wěn)定。分辨率為12位，保證無(wú)失碼。增益誤差、差分非線性（DNL）和積分非線性（INL）等指標(biāo)在不同溫度和輸入條件下都有嚴(yán)格的規(guī)范。例如，在25°C時(shí)，DNL為±0.25 LSB，INL為±0.3 LSB。

交流規(guī)格

在交流性能方面，AD9628同樣表現(xiàn)優(yōu)異。不同輸入頻率下的SNR、SINAD、ENOB、SFDR等指標(biāo)都能滿足大多數(shù)應(yīng)用的需求。例如，在9.7 MHz輸入頻率下，SNR可達(dá)71.6 dBFS，SFDR為92 dBc。

數(shù)字規(guī)格

數(shù)字輸入輸出方面，AD9628對(duì)各種邏輯電平都有良好的兼容性，輸入輸出的電壓范圍、電流和電容等參數(shù)也有明確的規(guī)定，確保了與其他數(shù)字電路的可靠連接。

開(kāi)關(guān)規(guī)格

開(kāi)關(guān)特性方面，AD9628的時(shí)鐘輸入和數(shù)據(jù)輸出參數(shù)都經(jīng)過(guò)精心設(shè)計(jì)，保證了數(shù)據(jù)的準(zhǔn)確采集和傳輸。例如，時(shí)鐘輸入速率最高可達(dá)1000 MHz，轉(zhuǎn)換速率在DCS啟用時(shí)可達(dá)125 MSPS。

引腳配置與功能

AD9628采用64引腳的LFCSP封裝，提供了多種引腳配置選項(xiàng)，包括并行CMOS、交錯(cuò)并行LVDS和通道復(fù)用LVDS等。每個(gè)引腳都有明確的功能，如模擬輸入、時(shí)鐘輸入、數(shù)字輸出、SPI控制等。通過(guò)合理的引腳連接，可以實(shí)現(xiàn)不同的功能和應(yīng)用場(chǎng)景。

典型性能特性

頻譜分析

通過(guò)單音FFT和雙音FFT測(cè)試，可以直觀地看到AD9628在不同輸入頻率下的SNR和SFDR性能。例如，在125 MSPS采樣率下，100.5 MHz輸入頻率時(shí)，SNR為71.1 dBFS，SFDR為91.6 dBc。

性能曲線

通過(guò)SNR/SFDR與輸入頻率、采樣率、輸入幅度等參數(shù)的關(guān)系曲線，可以深入了解AD9628的性能變化規(guī)律，為設(shè)計(jì)提供參考。

工作原理與架構(gòu)

雙路ADC設(shè)計(jì)

AD9628采用雙路ADC設(shè)計(jì)，可用于信號(hào)的分集接收或獨(dú)立采樣。用戶可以通過(guò)適當(dāng)?shù)臑V波處理，在直流到200 MHz的頻率范圍內(nèi)進(jìn)行采樣，且能保持良好的ADC性能。

流水線架構(gòu)

其架構(gòu)采用多級(jí)流水線ADC，每一級(jí)都有足夠的重疊來(lái)糾正前一級(jí)的閃存誤差。量化輸出在數(shù)字校正邏輯中組合成最終的12位結(jié)果，這種架構(gòu)允許第一級(jí)處理新的輸入樣本，而其余級(jí)處理先前的樣本，提高了采樣效率。

應(yīng)用設(shè)計(jì)要點(diǎn)

模擬輸入考慮

AD9628的模擬輸入采用差分開(kāi)關(guān)電容電路，能支持寬共模范圍。在設(shè)計(jì)時(shí)，需要注意輸入信號(hào)的直流偏置、匹配網(wǎng)絡(luò)和濾波處理，以確保最佳性能。

電壓基準(zhǔn)

芯片內(nèi)置1.0 V電壓基準(zhǔn)，可選擇內(nèi)部或外部參考模式。在使用內(nèi)部參考時(shí)，需要考慮負(fù)載對(duì)參考電壓的影響；使用外部參考時(shí)，要確保參考電壓的穩(wěn)定性和準(zhǔn)確性。

時(shí)鐘輸入

為了獲得最佳性能，建議使用差分信號(hào)時(shí)鐘輸入。AD9628提供了多種時(shí)鐘輸入選項(xiàng)，如變壓器耦合、巴倫耦合、PECL信號(hào)和LVDS信號(hào)等。同時(shí)，芯片還具備時(shí)鐘分頻和占空比穩(wěn)定功能，可有效提高時(shí)鐘信號(hào)的質(zhì)量。

同步與功耗

AD9628具有SYNC輸入，可實(shí)現(xiàn)多ADC之間的同步采樣。在功耗方面，芯片支持掉電和待機(jī)模式，可根據(jù)實(shí)際需求進(jìn)行靈活配置，以降低功耗。

數(shù)字輸出

數(shù)字輸出可配置為1.8 V CMOS或1.8 V LVDS模式，支持多種數(shù)據(jù)格式和輸出模式。在設(shè)計(jì)時(shí)，需要注意輸出驅(qū)動(dòng)能力和負(fù)載匹配，以確保數(shù)據(jù)的可靠傳輸。

測(cè)試與配置

芯片提供了多種輸出測(cè)試選項(xiàng)，可通過(guò)SPI接口進(jìn)行配置。SPI接口允許用戶對(duì)芯片進(jìn)行靈活的功能配置和操作，如設(shè)置電源模式、時(shí)鐘參數(shù)、輸出格式等。

總結(jié)

AD9628作為一款高性能的12位雙路ADC，具有豐富的特性和出色的性能指標(biāo)。在通信、雷達(dá)、醫(yī)療等眾多領(lǐng)域都有廣泛的應(yīng)用前景。電子工程師們?cè)谠O(shè)計(jì)過(guò)程中，需要充分考慮芯片的各項(xiàng)參數(shù)和特性，結(jié)合實(shí)際應(yīng)用需求，進(jìn)行合理的電路設(shè)計(jì)和布局，以充分發(fā)揮AD9628的優(yōu)勢(shì)，實(shí)現(xiàn)系統(tǒng)的高性能和可靠性。你在使用AD9628的過(guò)程中遇到過(guò)哪些問(wèn)題？又是如何解決的呢？歡迎在評(píng)論區(qū)分享你的經(jīng)驗(yàn)和見(jiàn)解。