深入解析MAX11618 - MAX11621/MAX11624/MAX11625：10位、300ksps ADCs的卓越性能與應(yīng)用

在電子設(shè)計(jì)領(lǐng)域，模擬 - 數(shù)字轉(zhuǎn)換器（ADC）是連接模擬世界和數(shù)字世界的關(guān)鍵橋梁。今天，我們將深入探討MAXIM公司的MAX11618 - MAX11621/MAX11624/MAX11625系列10位、300ksps ADCs，了解其特性、應(yīng)用以及設(shè)計(jì)要點(diǎn)。

文件下載：MAX11618.pdf

一、產(chǎn)品概述

MAX11618 - MAX11621/MAX11624/MAX11625是一系列具有內(nèi)部參考的串行10位ADC，具備片上FIFO、掃描模式、內(nèi)部時(shí)鐘模式、內(nèi)部平均和AutoShutdown?等特性。其最大采樣率在使用外部時(shí)鐘時(shí)可達(dá)300ksps。不同型號(hào)的輸入通道數(shù)量有所不同，MAX11624/MAX11625有16個(gè)輸入通道，MAX11620/MAX11621有8個(gè)輸入通道，MAX11618/MAX11619有4個(gè)輸入通道。這些器件可在+3V或+5V電源下工作，并包含一個(gè)10MHz的SPI? - /QSPI? - /MICROWIRE?兼容串行端口。

二、產(chǎn)品特性

2.1 模擬多路復(fù)用器

該系列ADC具有不同數(shù)量的輸入通道，可根據(jù)實(shí)際需求選擇合適的型號(hào)。例如，需要處理較多模擬信號(hào)時(shí)，可選擇16通道的MAX11624/MAX11625；而對(duì)于通道需求較少的應(yīng)用，4通道的MAX11618/MAX11619則更為合適。

2.2 單電源供電

不同型號(hào)的電源電壓范圍有所差異，MAX11619/MAX11621/MAX11625的電源電壓范圍為2.7V至3.6V，MAX11618/MAX11620/MAX11624為4.75V至5.25V。這種靈活的電源選擇使得該系列ADC能夠適應(yīng)不同的電源環(huán)境。

2.3 內(nèi)部參考

內(nèi)部參考電壓也因型號(hào)而異，MAX11619/MAX11621/MAX11625的內(nèi)部參考電壓為2.5V，MAX11618/MAX11620/MAX11624為4.096V。同時(shí)，也支持1V至VDD的外部參考電壓。

2.4 FIFO功能

內(nèi)部的16 - 條目FIFO緩沖區(qū)可容納多達(dá)16個(gè)ADC結(jié)果，允許ADC處理多個(gè)內(nèi)部時(shí)鐘轉(zhuǎn)換，而無(wú)需占用串行總線。當(dāng)FIFO滿時(shí)，新的ADC結(jié)果會(huì)覆蓋最舊的結(jié)果。

2.5 掃描模式、內(nèi)部平均和內(nèi)部時(shí)鐘

支持掃描模式，可根據(jù)需求選擇不同的掃描方式。內(nèi)部平均功能可對(duì)多個(gè)樣本進(jìn)行平均，提高測(cè)量的準(zhǔn)確性。內(nèi)部時(shí)鐘在時(shí)鐘模式00、01和10下有效，時(shí)鐘速度可達(dá)10MHz。

2.6 高精度

具有±1 LSB的積分非線性（INL）和±1 LSB的微分非線性（DNL），且在整個(gè)溫度范圍內(nèi)無(wú)丟失碼，保證了測(cè)量的準(zhǔn)確性。

2.7 小封裝

提供16引腳QSOP（MAX11618 - MAX11621）和24引腳QSOP（MAX11624/MAX11625）兩種封裝形式，節(jié)省電路板空間。

三、應(yīng)用領(lǐng)域

該系列ADC廣泛應(yīng)用于多個(gè)領(lǐng)域，包括系統(tǒng)監(jiān)控、數(shù)據(jù)采集系統(tǒng)、工業(yè)控制系統(tǒng)、患者監(jiān)測(cè)、數(shù)據(jù)記錄和儀器儀表等。在這些應(yīng)用中，其高精度、高采樣率和豐富的功能能夠滿足不同的測(cè)量需求。

四、電氣特性

4.1 直流精度

分辨率為10位，INL和DNL均為±1.0 LSB，偏移誤差和增益誤差在±0.5至±2.0 LSB之間，偏移誤差溫度系數(shù)為±2 ppm/°C FSR，增益溫度系數(shù)為±0.8 ppm/°C。

4.2 動(dòng)態(tài)特性

在30kHz正弦波輸入、300ksps采樣率和4.8MHz SCLK時(shí)鐘頻率下，信號(hào) - 噪聲加失真比（SINAD）為62dB，總諧波失真（THD）為 - 79dBc，無(wú)雜散動(dòng)態(tài)范圍（SFDR）為 - 81dBc，互調(diào)失真（IMD）為 - 74dBc，全功率帶寬為1MHz，全線性帶寬為100kHz。

4.3 轉(zhuǎn)換速率

不同時(shí)鐘模式下的轉(zhuǎn)換時(shí)間有所不同，例如在內(nèi)部時(shí)鐘模式下，轉(zhuǎn)換時(shí)間為3.5μs；在外部時(shí)鐘模式下，SCLK頻率可達(dá)4.8MHz。

4.4 電源要求

不同型號(hào)的電源電壓范圍不同，內(nèi)部參考和外部參考下的電源電流也有所差異。例如，MAX11619/MAX11621/MAX11625在內(nèi)部參考、300ksps采樣率下的電源電流為1750 - 2000μA。

五、引腳配置與功能

5.1 引腳配置

不同型號(hào)的引腳配置有所不同，但主要包括模擬輸入引腳（AIN）、控制引腳（CS、SCLK、DIN、EOC、DOUT等）、電源引腳（VDD、GND）和參考引腳（REF）。

5.2 引腳功能

• 模擬輸入引腳：用于連接模擬信號(hào)源，不同型號(hào)的輸入通道數(shù)量不同。
• 控制引腳：CS為片選輸入，低電平使能串行接口；SCLK為串行時(shí)鐘輸入，用于時(shí)鐘數(shù)據(jù)的輸入和輸出；DIN為串行數(shù)據(jù)輸入，數(shù)據(jù)在SCLK上升沿鎖存；DOUT為串行數(shù)據(jù)輸出，數(shù)據(jù)在SCLK下降沿更新；EOC為轉(zhuǎn)換結(jié)束輸出，低電平表示轉(zhuǎn)換完成。
• 電源引腳：VDD為電源輸入，需通過(guò)0.1μF電容旁路到GND；GND為接地引腳。
• 參考引腳：REF為參考輸入，需通過(guò)0.1μF電容旁路到GND。

六、工作原理

6.1 轉(zhuǎn)換操作

采用逐次逼近寄存器（SAR）轉(zhuǎn)換技術(shù)和片上跟蹤保持（T/H）模塊，將電壓信號(hào)轉(zhuǎn)換為10位數(shù)字結(jié)果。單端配置支持單極性信號(hào)范圍。

6.2 輸入帶寬

ADC的輸入跟蹤電路具有1MHz的小信號(hào)帶寬，可通過(guò)欠采樣技術(shù)對(duì)高速瞬態(tài)事件進(jìn)行數(shù)字化，并測(cè)量帶寬超過(guò)ADC采樣率的周期性信號(hào)。但為避免高頻信號(hào)混疊，需要對(duì)輸入信號(hào)進(jìn)行抗混疊預(yù)濾波。

6.3 模擬輸入保護(hù)

內(nèi)部ESD保護(hù)二極管將所有引腳鉗位到VDD和GND，允許輸入在（GND - 0.3V）至（VDD + 0.3V）范圍內(nèi)擺動(dòng)而不損壞。但為保證滿量程附近的準(zhǔn)確轉(zhuǎn)換，輸入電壓不得超過(guò)VDD 50mV或低于GND 50mV。

6.4 3 - 線串行接口

與SPI/QSPI和MICROWIRE設(shè)備兼容，CPU串行接口需運(yùn)行在主模式下，SCLK頻率不超過(guò)10MHz，時(shí)鐘極性（CPOL）和相位（CPHA）需與μP控制寄存器設(shè)置一致。數(shù)據(jù)以二進(jìn)制格式輸出。

6.5 單端輸入

單端模擬輸入轉(zhuǎn)換模式可通過(guò)寫(xiě)入設(shè)置寄存器進(jìn)行配置，內(nèi)部參考為GND。不同型號(hào)的可用輸入通道不同。

6.6 真差分模擬輸入T/H

在跟蹤模式下，正輸入電容連接到AIN0 - AIN15，負(fù)輸入電容連接到GND。外部T/H定時(shí)可使用時(shí)鐘模式01。T/H進(jìn)入保持模式后，對(duì)采樣的正、負(fù)輸入電壓之差進(jìn)行轉(zhuǎn)換。

6.7 內(nèi)部FIFO

內(nèi)部FIFO緩沖區(qū)可容納多達(dá)16個(gè)ADC結(jié)果，方便處理多個(gè)內(nèi)部時(shí)鐘轉(zhuǎn)換，提高數(shù)據(jù)處理效率。

6.8 內(nèi)部時(shí)鐘

內(nèi)部振蕩器在時(shí)鐘模式00、01和10下有效，時(shí)鐘速度可達(dá)10MHz。

七、應(yīng)用信息

7.1 寄存器描述

通過(guò)SPI - /QSPI兼容的串行接口與內(nèi)部寄存器進(jìn)行通信，包括轉(zhuǎn)換寄存器、設(shè)置寄存器、平均寄存器和復(fù)位寄存器。不同寄存器的功能不同，可通過(guò)寫(xiě)入相應(yīng)的寄存器來(lái)配置ADC的工作模式。

7.2 轉(zhuǎn)換時(shí)間計(jì)算

轉(zhuǎn)換時(shí)間取決于多個(gè)因素，如每個(gè)樣本的轉(zhuǎn)換時(shí)間、每個(gè)結(jié)果的樣本數(shù)、每次掃描的結(jié)果數(shù)以及是否使用外部參考。不同時(shí)鐘模式下的轉(zhuǎn)換時(shí)間計(jì)算方法不同。

7.3 輸出數(shù)據(jù)格式

10位轉(zhuǎn)換結(jié)果以MSB優(yōu)先的格式輸出，前面有四個(gè)前導(dǎo)零，后面有兩個(gè)尾隨零。DIN數(shù)據(jù)在SCLK上升沿鎖存，DOUT數(shù)據(jù)在SCLK下降沿更新。

7.4 不同時(shí)鐘模式下的轉(zhuǎn)換

• 時(shí)鐘模式00：通過(guò)CNVST啟動(dòng)喚醒、采集、轉(zhuǎn)換和關(guān)機(jī)序列，結(jié)果存儲(chǔ)在內(nèi)部FIFO中。
• 時(shí)鐘模式01：通過(guò)CNVST逐個(gè)請(qǐng)求轉(zhuǎn)換，使用內(nèi)部振蕩器自動(dòng)執(zhí)行。
• 時(shí)鐘模式10：通過(guò)向轉(zhuǎn)換寄存器寫(xiě)入輸入數(shù)據(jù)字節(jié)啟動(dòng)轉(zhuǎn)換，使用內(nèi)部振蕩器自動(dòng)執(zhí)行。
• 時(shí)鐘模式11：通過(guò)向轉(zhuǎn)換寄存器寫(xiě)入數(shù)據(jù)并使用SCLK作為轉(zhuǎn)換時(shí)鐘進(jìn)行轉(zhuǎn)換，掃描和平均功能禁用。

7.5 部分讀寫(xiě)操作

在FIFO讀寫(xiě)過(guò)程中，如果部分讀取或?qū)懭?，可能?huì)導(dǎo)致數(shù)據(jù)丟失。因此，在操作時(shí)需要注意避免CS在不合適的時(shí)間拉高或拉低，以免影響數(shù)據(jù)的完整性。

7.6 傳輸函數(shù)

單端輸入的單極性傳輸函數(shù)中，代碼轉(zhuǎn)換發(fā)生在連續(xù)整數(shù)LSB值的中間。輸出編碼為二進(jìn)制，1 LSB = VREF/1024。

八、設(shè)計(jì)要點(diǎn)

8.1 布局、接地和旁路

為獲得最佳性能，建議使用PCB，避免使用繞線板。電路板布局應(yīng)確保數(shù)字和模擬信號(hào)線相互分離，避免模擬和數(shù)字信號(hào)（特別是時(shí)鐘信號(hào)）并行布線或數(shù)字線在封裝下方布線。VDD電源應(yīng)通過(guò)0.1μF電容旁路到GND，盡量縮短電容引腳長(zhǎng)度，以提高電源噪聲抑制能力。如果電源噪聲較大，可串聯(lián)一個(gè)10Ω電阻進(jìn)行電源濾波。

8.2 抗混疊濾波

由于ADC的輸入帶寬有限，為避免高頻信號(hào)混疊，需要對(duì)輸入信號(hào)進(jìn)行抗混疊預(yù)濾波。

8.3 時(shí)鐘配置

根據(jù)實(shí)際需求選擇合適的時(shí)鐘模式，確保SCLK頻率和時(shí)鐘極性、相位設(shè)置正確。

8.4 參考電壓選擇

根據(jù)應(yīng)用需求選擇內(nèi)部參考或外部參考電壓，并確保參考電壓的穩(wěn)定性。

九、總結(jié)

MAX11618 - MAX11621/MAX11624/MAX11625系列ADC以其高精度、高采樣率、豐富的功能和靈活的配置，適用于多種應(yīng)用場(chǎng)景。在設(shè)計(jì)過(guò)程中，需要根據(jù)具體需求選擇合適的型號(hào)和配置，同時(shí)注意布局、接地、旁路等設(shè)計(jì)要點(diǎn)，以確保ADC的性能和穩(wěn)定性。你在使用該系列ADC時(shí)遇到過(guò)哪些問(wèn)題呢？歡迎在評(píng)論區(qū)分享你的經(jīng)驗(yàn)和見(jiàn)解。