MAX11626 - MAX11633：12位300ksps ADC的深度解析

在電子設(shè)計(jì)領(lǐng)域，模數(shù)轉(zhuǎn)換器（ADC）是連接模擬世界和數(shù)字世界的關(guān)鍵橋梁。今天，我們將深入探討MAX11626 - MAX11633這一系列12位300ksps ADC，了解它們的特性、應(yīng)用以及設(shè)計(jì)要點(diǎn)。

文件下載：MAX11627.pdf

一、產(chǎn)品概述

MAX11626 - MAX11629/MAX11632/MAX11633是具有內(nèi)部參考的串行12位模數(shù)轉(zhuǎn)換器。它們具備片上FIFO、掃描模式、內(nèi)部時(shí)鐘模式、內(nèi)部平均和AutoShutdown?等特性。最大采樣率在使用外部時(shí)鐘時(shí)可達(dá)300ksps。不同型號(hào)的輸入通道數(shù)有所不同，MAX11632/MAX11633有16個(gè)輸入通道，MAX11628/MAX11629有8個(gè)輸入通道，MAX11626/MAX11627有4個(gè)輸入通道。這些器件可在+3V或+5V電源下工作，并包含一個(gè)10MHz SPI - /QSPI? - /MICROWIRE?兼容的串行端口。

應(yīng)用場(chǎng)景

這些ADC適用于多種應(yīng)用場(chǎng)景，如系統(tǒng)監(jiān)控、數(shù)據(jù)采集系統(tǒng)、工業(yè)控制系統(tǒng)、患者監(jiān)測(cè)、數(shù)據(jù)記錄和儀器儀表等。

二、產(chǎn)品特性

1. 模擬多路復(fù)用器

不同型號(hào)提供不同數(shù)量的通道，可滿足不同的應(yīng)用需求。

• MAX11632/MAX11633：16通道
• MAX11628/MAX11629：8通道
• MAX11626/MAX11627：4通道

2. 單電源供電

• MAX11627/MAX11629/MAX11633：2.7V - 3.6V
• MAX11626/MAX11628/MAX11632：4.75V - 5.25V

3. 內(nèi)部參考

• MAX11627/MAX11629/MAX11633：2.5V
• MAX11626/MAX11628/MAX11632：4.096V

4. 外部參考

支持1V到VDD的外部參考電壓。

5. 16 - 條目FIFO

可存儲(chǔ)多達(dá)16個(gè)ADC結(jié)果，允許ADC處理多個(gè)內(nèi)部時(shí)鐘轉(zhuǎn)換，而不會(huì)占用串行總線。

6. 掃描模式、內(nèi)部平均和內(nèi)部時(shí)鐘

提供靈活的轉(zhuǎn)換模式，內(nèi)部時(shí)鐘準(zhǔn)確在4.4MHz標(biāo)稱時(shí)鐘速率的10%以內(nèi)。

7. 高精度

積分非線性（INL）和微分非線性（DNL）均為±1 LSB，在溫度范圍內(nèi)無丟失碼。

8. 10MHz 3 - 線SPI - /QSPI - /MICROWIRE兼容接口

方便與微處理器等設(shè)備進(jìn)行通信。

9. 小封裝

• MAX11626 - MAX11629：16引腳QSOP封裝
• MAX11632/MAX11633：24引腳QSOP封裝

三、電氣特性

1. 直流精度

• 分辨率：12位
• 積分非線性（INL）：±1.0 LSB
• 微分非線性（DNL）：±1.0 LSB，無丟失碼
• 偏移誤差：±0.5 - ±4.0 LSB
• 增益誤差：±0.5 - ±4.0 LSB
• 偏移誤差溫度系數(shù)：±2 ppm/°C
• 增益溫度系數(shù)：±0.8 ppm/°C
• 通道間偏移匹配：±0.1 LSB

2. 動(dòng)態(tài)特性

在30kHz正弦波輸入、300ksps采樣率、fSCLK = 4.8MHz條件下：

• 信噪失真比（SINAD）：MAX11627/MAX11629/MAX11633為71dB，MAX11626/MAX11628/MAX11632為73dB
• 總諧波失真（THD）：MAX11627/MAX11629/MAX11633為 - 80dBc，MAX11626/MAX11628/MAX11632為 - 88dBc
• 無雜散動(dòng)態(tài)范圍（SFDR）：MAX11627/MAX11629/MAX11633為81dBc，MAX11626/MAX11628/MAX11632為89dBc
• 互調(diào)失真（IMD）：fIN1 = 29.9kHz，fIN2 = 30.2kHz時(shí)為76dBc
• 全功率帶寬： - 3dB點(diǎn)為1MHz
• 全線性帶寬：S/(N + D) > 68dB時(shí)為100kHz

3. 轉(zhuǎn)換時(shí)間

• 外部參考：0.8μs
• 內(nèi)部參考上電時(shí)間：65μs
• 采集時(shí)間：0.6μs
• 轉(zhuǎn)換時(shí)間：內(nèi)部時(shí)鐘為3.5μs，外部時(shí)鐘為2.7μs

4. 其他特性

• 模擬輸入電壓范圍：?jiǎn)螛O性0 - VREF
• 輸入泄漏電流：±0.01 - ±1μA
• 輸入電容：采集時(shí)間內(nèi)為24pF
• 內(nèi)部參考輸出電壓：MAX11626/MAX11628/MAX11632為4.024 - 4.168V，MAX11627/MAX11629/MAX11633為2.48 - 2.52V
• 參考溫度系數(shù)：MAX11626/MAX11628/MAX11632為±20ppm/°C，MAX11627/MAX11629/MAX11633為±30ppm/°C
• 參考輸出電阻：6.5kΩ
• 參考輸出噪聲：200μVRMS
• 參考電源抑制比（PSRR）： - 70dB

四、工作原理

1. 轉(zhuǎn)換器操作

采用逐次逼近寄存器（SAR）轉(zhuǎn)換技術(shù)和片上T/H塊，將電壓信號(hào)轉(zhuǎn)換為12位數(shù)字結(jié)果，支持單端信號(hào)范圍。

2. 輸入帶寬

輸入跟蹤電路具有1MHz小信號(hào)帶寬，可使用欠采樣技術(shù)數(shù)字化高速瞬態(tài)事件和測(cè)量帶寬超過ADC采樣率的周期性信號(hào)。但需要對(duì)輸入信號(hào)進(jìn)行抗混疊預(yù)濾波，以避免高頻信號(hào)混疊到感興趣的頻帶。

3. 模擬輸入保護(hù)

內(nèi)部ESD保護(hù)二極管將所有引腳鉗位到VDD和GND，允許輸入在(GND - 0.3V)到(VDD + 0.3V)范圍內(nèi)擺動(dòng)而不損壞。但為了進(jìn)行準(zhǔn)確的滿量程轉(zhuǎn)換，輸入不得超過VDD 50mV或低于GND 50mV。如果非通道模擬輸入電壓超過電源，應(yīng)將輸入電流限制在2mA。

4. 3 - 線串行接口

與SPI/QSPI和MICROWIRE設(shè)備兼容。對(duì)于SPI/QSPI，確保CPU串行接口運(yùn)行在主模式，選擇10MHz或更低的SCLK頻率，并設(shè)置時(shí)鐘極性（CPOL）和相位（CPHA）。設(shè)備可在SCLK空閑高或低的情況下工作，即CPOL = CPHA = 0或CPOL = CPHA = 1。

五、寄存器配置

1. 轉(zhuǎn)換寄存器

用于選擇每個(gè)掃描的活動(dòng)模擬輸入通道和掃描模式。通過寫入轉(zhuǎn)換寄存器請(qǐng)求掃描，不同的掃描模式可實(shí)現(xiàn)不同的轉(zhuǎn)換效果。

2. 設(shè)置寄存器

配置時(shí)鐘、參考和掉電模式。其中CKSEL1和CKSEL0控制時(shí)鐘模式，REFSEL1和REFSEL0控制內(nèi)部或外部參考使用。

3. 平均寄存器

配置ADC對(duì)每個(gè)請(qǐng)求結(jié)果最多平均32個(gè)樣本，并獨(dú)立控制單通道掃描請(qǐng)求的結(jié)果數(shù)量。

4. 復(fù)位寄存器

用于清除FIFO或?qū)⑺屑拇嫫髦刂脼槟J(rèn)狀態(tài)。

六、時(shí)鐘模式

1. 時(shí)鐘模式00

通過CNVST啟動(dòng)喚醒、采集、轉(zhuǎn)換和關(guān)機(jī)序列，使用內(nèi)部振蕩器自動(dòng)執(zhí)行。結(jié)果添加到內(nèi)部FIFO中，掃描完成后EOC拉低。

2. 時(shí)鐘模式01

使用CNVST一次請(qǐng)求一個(gè)轉(zhuǎn)換，使用內(nèi)部振蕩器自動(dòng)執(zhí)行。設(shè)置CNVST低開始采集，高開始轉(zhuǎn)換，轉(zhuǎn)換完成后ADC關(guān)機(jī)并拉低EOC。

3. 時(shí)鐘模式10

通過向轉(zhuǎn)換寄存器寫入輸入數(shù)據(jù)字節(jié)啟動(dòng)喚醒、采集、轉(zhuǎn)換和關(guān)機(jī)序列，使用內(nèi)部振蕩器自動(dòng)執(zhí)行。這是上電后的默認(rèn)時(shí)鐘模式。

4. 時(shí)鐘模式11

通過向轉(zhuǎn)換寄存器寫入啟動(dòng)采集和轉(zhuǎn)換，使用SCLK作為轉(zhuǎn)換時(shí)鐘，一次執(zhí)行一個(gè)轉(zhuǎn)換。掃描和平均功能禁用，轉(zhuǎn)換結(jié)果在轉(zhuǎn)換期間可在DOUT獲得。

七、設(shè)計(jì)要點(diǎn)

1. 布局、接地和旁路

為了獲得最佳性能，應(yīng)使用PCB，避免使用繞線板。電路板布局應(yīng)確保數(shù)字和模擬信號(hào)線相互分離，避免模擬和數(shù)字（尤其是時(shí)鐘）信號(hào)平行布線或數(shù)字線在MAX11626 - MAX11629/MAX11632/MAX11633封裝下方布線。VDD電源中的高頻噪聲會(huì)影響性能，應(yīng)使用0.1μF電容將VDD電源旁路到GND，靠近VDD引腳，并盡量減小電容引線長(zhǎng)度以獲得最佳電源噪聲抑制。如果電源噪聲很大，可串聯(lián)一個(gè)10Ω電阻以改善電源濾波。

2. 部分讀寫

在FIFO讀取和寫入時(shí)，需要注意部分讀寫的情況，避免數(shù)據(jù)丟失和FIFO損壞。

八、總結(jié)

MAX11626 - MAX11633系列ADC以其豐富的特性、高精度和靈活的配置，為電子工程師在系統(tǒng)監(jiān)控、數(shù)據(jù)采集等領(lǐng)域提供了強(qiáng)大的解決方案。在設(shè)計(jì)過程中，合理利用其功能和注意設(shè)計(jì)要點(diǎn)，能夠充分發(fā)揮這些ADC的性能，實(shí)現(xiàn)高效、準(zhǔn)確的數(shù)據(jù)采集和處理。你在使用這類ADC時(shí)遇到過哪些問題呢？歡迎在評(píng)論區(qū)分享你的經(jīng)驗(yàn)和見解。