3nm！昨天，在三星的代工論壇活動中，三星發(fā)布了其第一款3nm工藝的產(chǎn)品設(shè)計套件（PDK），旨在幫助客戶盡早開始設(shè)計工作，提高設(shè)計競爭力，同時縮短周轉(zhuǎn)時間（TAT）。

這一宣布的特別之處在于，3nm是三星打算推出下一代環(huán)繞柵極 Gate-All-Around（GAA）技術(shù)以取代FinFET的工藝節(jié)點。這個被稱為當前FinFET 技術(shù)進化版的生產(chǎn)技術(shù)，能夠?qū)π酒诵牡?a target="_blank">晶體管進行重新設(shè)計和改造，使其更小更快！

三星的3nm工藝節(jié)點采用的GAAFET晶體管是什么？

晶體管結(jié)構(gòu)：過去（平面晶體管Planar FET）、現(xiàn)在（鰭式場效應晶體管FinFET）、未來（環(huán)繞柵極晶體管GAAFET）。

目前只有三星一家布局了GAAFET結(jié)構(gòu)，應用于3nm，而三星在GAAFET獨創(chuàng)了優(yōu)化后的版本MBCFET結(jié)構(gòu)。

為了方便理解，介紹下晶體管的發(fā)展歷史故事梗概。

故事大概是這樣的：眾所周知，0和1生萬物，是信息世界（說現(xiàn)實世界也沒毛?。┑摹暗馈?，而晶體管承載著將0101之類的數(shù)字信息轉(zhuǎn)換成電信號的半導體硬件。晶體管由“溝道”和“柵極”組成，其中電流在半導體的源極和漏極之間流動，“柵極”用于管理流過溝道的電流。 門通過放大電信號并且還用作開關(guān)來產(chǎn)生二進制系統(tǒng)數(shù)據(jù)。 因此，晶體管基本上是半導體芯片的基本元件。

隨著晶體管變小，源極和漏極之間的距離變小，使得晶體管難以作為開關(guān)工作。 這被稱為“短溝道效應”，平面晶體管的設(shè)計停留在20nm節(jié)點。

為了克服短溝道效應，全耗盡晶體管成為下一代晶體管。 該晶體管使用薄硅（Si）溝道，通過增強柵極調(diào)整溝道的能力來避免短溝道效應。 其結(jié)構(gòu)格式由傳統(tǒng)晶體管（平面溝道上的柵極）演變而來，變成薄而堅固的結(jié)構(gòu)，具有與三個側(cè)面的門互鎖的直立矩形通道。 由于這個薄的站立通道有點像魚的背鰭，它也被稱為'鰭式晶體管'。

平面晶體管僅允許溝道和柵極僅在一個平面中接觸，但是鰭式晶體管具有三維結(jié)構(gòu)，其允許溝道的三個側(cè)面（不包括其底部）與柵極接觸。 這種與柵極的增加的接觸改善了半導體性能并且增加了工作電壓的降低，解決了由短溝道效應引起的問題。

然而，在經(jīng)過幾代開發(fā)和工藝轉(zhuǎn)換之后，鰭式晶體管現(xiàn)在也面臨著局限。 半導體工業(yè)越來越需要能夠進一步降低工作電壓的晶體管。 盡管鰭式晶體管的三維結(jié)構(gòu)，四個側(cè)面中只有三個與柵極接觸現(xiàn)在正成為限制，所以FinFET晶體管也就只能支撐到4nm節(jié)點。

接下來怎么辦，按照剛才的思路，溝道和柵極的接觸面越多越好，那么如何讓它四個面都接觸呢，GAAFET應運而生，這個設(shè)計使得溝道的四個截面都和柵極接觸，360度環(huán)繞消除短溝道效應。

典型的GAA晶體管是納米柱，直徑太小才1nm，但是溝道需要盡可能寬允許大量電流通過，所以三星把這幾根納米柱改成面積大的納米片，被稱為MBCFET晶體管（多橋通道場效應晶體管），這是三星的專利設(shè)計，MBCFET?通過將線形通道結(jié)構(gòu)與二維納米片對齊，增加了與柵極接觸的面積，從而實現(xiàn)更簡單的器件集成以及增加電流。 三星的MBCFET?是一種具有競爭力的晶體管結(jié)構(gòu)，它不僅包括通過GAA結(jié)構(gòu)減輕短溝道效應的手段，而且還通過擴展通道面積來提高性能。

與現(xiàn)有的7nm鰭式晶體管工藝技術(shù)相比，MBCFET?可將功耗降低50％，性能提高30％，并將晶體管占用面積減少45％。

GAA晶體管的發(fā)展，相當于半導體技術(shù)的工業(yè)革命，是一個艱難的過程，三星是目前唯一提供未來交付計劃的公司。 此外，MBCFET?的成功創(chuàng)造標志著三星全球業(yè)界領(lǐng)先的技術(shù)實力。 它為改變半導體產(chǎn)業(yè)奠定了基礎(chǔ)，否則如果按照FinFET的思路，半導體產(chǎn)業(yè)將停留在4nm規(guī)模。

三星在這方面搶占了先機，比臺積電和英特爾早了至少一年，三星的3nm Gate-All-Around（GAA）工藝，3GAE，開發(fā)正在進行中。該公司今天指出，它的工藝設(shè)計套件（PDK）版本0.1 for 3GAE已于4月發(fā)布。

上個月24日，三星電子宣布，將在未來10年內(nèi)（至2030年）在包括代工服務在內(nèi)的其邏輯芯片業(yè)務上投資133兆韓元 (約1158億美元 )，以期超越臺積電，成為全球第一大芯片代工廠，目前看來，布局3nm GAA工藝是一個好開端。