Xilinx官方開(kāi)源FOC電機(jī)控制工程解析
近年來(lái)，隨著嵌入式控制與功率電子的融合，基于 FPGA/SoC 的電機(jī)控制越來(lái)越受到關(guān)注。特別是 矢....
高層次綜合在FPGA設(shè)計(jì)中的價(jià)值與局限
一條是“硬核派”，直接用 Verilog/VHDL 寫(xiě) RTL，控制信號(hào)級(jí)細(xì)節(jié)，精打細(xì)算每個(gè)資源。
深入剖析PCIe配置空間中Type 0 Header的核心成員
如果把整個(gè) PCIe 系統(tǒng)比作一個(gè)龐大的社會(huì)，那么每一個(gè) EP 設(shè)備都需要在入職時(shí)向系統(tǒng)提交一份詳細(xì)....
基于FPGA和雙路AD9288 ADC的便攜式示波器項(xiàng)目
之前推薦的基于FPGA+ADC的示波器，大家都反饋ADC比較難買(mǎi)，那今天帶來(lái)一個(gè)較簡(jiǎn)單的方案，值得愛(ài)....
5G射頻前端模塊入門(mén)基礎(chǔ)知識(shí)
你有沒(méi)有想過(guò)，5G 手機(jī)能同時(shí)連接 WiFi、打電話(huà)、定位，還能跑滿(mǎn) 1Gbps 速率，背后靠的是什....
Xilinx FPGA中IDELAYCTRL參考時(shí)鐘控制模塊的使用
IDELAYCTRL 是 Xilinx FPGA(特別是支持高速 I/O 的系列，如 Virtex-....
從網(wǎng)絡(luò)接口到 DMA，一套面向工程師的 FPGA 網(wǎng)絡(luò)開(kāi)發(fā)框架
在高性能網(wǎng)絡(luò)、數(shù)據(jù)中心和智能網(wǎng)卡加速領(lǐng)域，硬件與軟件協(xié)同設(shè)計(jì)已成為提升網(wǎng)絡(luò)處理效率的關(guān)鍵。Liber....
基于FPGA VHDL的FSK調(diào)制與解調(diào)設(shè)計(jì)
VHDL誕生于1982年。在1987年底，VHDL被IEEE和美國(guó)國(guó)防部確認(rèn)為標(biāo)準(zhǔn)硬件描述語(yǔ)言。
如何在Zynq UltraScale+ MPSoC平臺(tái)上通過(guò)JTAG啟動(dòng)嵌入式Linux鏡像
在之前文章中，我們介紹了如何使用 XSCT 工具通過(guò) JTAG 在 Zynq SoC 上啟動(dòng)嵌入式 ....
DDRX SDRAM中的預(yù)取技術(shù)說(shuō)明
DDRX SDRAM外部接口數(shù)據(jù)傳輸率需要不斷提高(從DDR到DDR5)，內(nèi)存芯片內(nèi)部的DRAM存儲(chǔ)....
如何評(píng)估SDRAM的有效帶寬
在進(jìn)行電子系統(tǒng)設(shè)計(jì)時(shí)，我們經(jīng)常會(huì)用到SDRAM(SDR SDRAM或者DDRX SDRAM)作為緩沖....
APB、AHB-Lite、AXI-Lite總線(xiàn)協(xié)議的對(duì)比分析
在 SoC、FPGA IP、外設(shè)控制器等系統(tǒng)中，配置通路（Configuration Bus） 幾....
自適應(yīng)濾波算法介紹之匹配濾波器的基本原理和應(yīng)用示例
自適應(yīng)濾波理論在統(tǒng)計(jì)信號(hào)處理中占據(jù)非常重要的地位，在通信、控制、雷達(dá)等領(lǐng)域獲得廣泛應(yīng)用。自適應(yīng)濾波器....
相控陣天線(xiàn)的主要組件和工作原理
簡(jiǎn)單來(lái)說(shuō)，相控陣天線(xiàn)是一種通過(guò)電子方式控制波束方向，而無(wú)需物理轉(zhuǎn)動(dòng)天線(xiàn)的先進(jìn)天線(xiàn)系統(tǒng)。
如何在ZYNQ本地部署DeepSeek模型
回溯示波器的四次認(rèn)知躍遷
最近示波器圈熱鬧得有些“魔幻”，我抱著科普心態(tài)湊了幾次熱點(diǎn)，關(guān)于某款國(guó)產(chǎn)示波器的內(nèi)容卻接連被申退。倒....
為什么在FPGA設(shè)計(jì)中使用MicroBlaze V處理器
在各類(lèi)行業(yè)與應(yīng)用中，經(jīng)常能看到許多 FPGA 設(shè)計(jì)。一個(gè)非常常見(jiàn)的現(xiàn)象是：設(shè)計(jì)者常常用復(fù)雜的有限狀態(tài)....
使用TinyFPGA-Bootloader將比特流加載到FPGA
在 FPGA 設(shè)計(jì)中，一個(gè)常見(jiàn)但略顯繁瑣的環(huán)節(jié)是：如何方便地將新的比特流加載到 FPGA。尤其是在沒(méi)....
FPGA仿真如何極致壓榨CPU性能
對(duì)于許多FPGA/IC工程師而言，設(shè)計(jì)實(shí)現(xiàn)游刃有余，驗(yàn)證仿真卻常成短板——傳統(tǒng)驗(yàn)證方法面臨兩難困局：....
基于FPGA的音頻預(yù)加重濾波器設(shè)計(jì)
在語(yǔ)音信號(hào)中，聲門(mén)波激勵(lì)和口鼻輻射效應(yīng)共同導(dǎo)致語(yǔ)音信號(hào)的高頻分量能量要比低頻分量弱。
使用Xilinx 7系列FPGA的四位乘法器設(shè)計(jì)
隨著 IoT、邊緣計(jì)算等應(yīng)用對(duì)低位寬、高并行、高效率算術(shù)運(yùn)算的需求攀升，基礎(chǔ)算術(shù)電路，如 4 位乘法....
FPGA+DSP/ARM架構(gòu)開(kāi)發(fā)與應(yīng)用
自中高端FPGA技術(shù)成熟以來(lái)，F(xiàn)PGA+DSP/ARM架構(gòu)的硬件設(shè)計(jì)在眾多工業(yè)領(lǐng)域得到廣泛應(yīng)用。例如....
Pico2-ICE FPGA開(kāi)發(fā)板的應(yīng)用示例
FPGA 和 MCU 結(jié)合的開(kāi)發(fā)板不多，而 Pico2?ICE 則把小巧、靈活和易上手完美結(jié)合。搭載....
雷達(dá)系統(tǒng)中數(shù)字下變頻的實(shí)現(xiàn)
本次設(shè)計(jì)同樣是通過(guò)在simulink搭建模型并通過(guò)matlab仿真得到正確設(shè)計(jì)后生成IP核的形式來(lái)實(shí)....
vivado仿真時(shí)GSR信號(hào)的影響
利用vivado進(jìn)行設(shè)計(jì)xilinx FPGA時(shí)，寫(xiě)完設(shè)計(jì)代碼和仿真代碼后，點(diǎn)擊run simula....
工商網(wǎng)監(jiān)