Verilog HDL 語 言 最 初 是 作為 Gateway Design Automation....

近年來，隨著嵌入式控制與功率電子的融合，基于 FPGA/SoC 的電機控制越來越受到關(guān)注。特別是 矢....

一條是“硬核派”，直接用 Verilog/VHDL 寫 RTL，控制信號級細節(jié)，精打細算每個資源。

如果把整個 PCIe 系統(tǒng)比作一個龐大的社會，那么每一個 EP 設(shè)備都需要在入職時向系統(tǒng)提交一份詳細....

之前推薦的基于FPGA+ADC的示波器，大家都反饋ADC比較難買，那今天帶來一個較簡單的方案，值得愛....

你有沒有想過，5G 手機能同時連接 WiFi、打電話、定位，還能跑滿 1Gbps 速率，背后靠的是什....

IDELAYCTRL 是 Xilinx FPGA(特別是支持高速 I/O 的系列，如 Virtex-....

在高性能網(wǎng)絡(luò)、數(shù)據(jù)中心和智能網(wǎng)卡加速領(lǐng)域，硬件與軟件協(xié)同設(shè)計已成為提升網(wǎng)絡(luò)處理效率的關(guān)鍵。Liber....

VHDL誕生于1982年。在1987年底，VHDL被IEEE和美國國防部確認為標準硬件描述語言。

在之前文章中，我們介紹了如何使用 XSCT 工具通過 JTAG 在 Zynq SoC 上啟動嵌入式 ....

Zynq 是由賽靈思(Xilinx，現(xiàn)為 AMD 的一部分)推出的一系列全可編程片上系統(tǒng)。它的革命性....

DDRX SDRAM外部接口數(shù)據(jù)傳輸率需要不斷提高(從DDR到DDR5)，內(nèi)存芯片內(nèi)部的DRAM存儲....

在進行電子系統(tǒng)設(shè)計時，我們經(jīng)常會用到SDRAM(SDR SDRAM或者DDRX SDRAM)作為緩沖....

在 SoC、FPGA IP、外設(shè)控制器等系統(tǒng)中，配置通路（Configuration Bus） 幾....

前面我們介紹了匹配濾波器，本文將介紹維納濾波器。首先我們回顧了維納濾波的主人公Norbert Wie....

自適應(yīng)濾波理論在統(tǒng)計信號處理中占據(jù)非常重要的地位，在通信、控制、雷達等領(lǐng)域獲得廣泛應(yīng)用。自適應(yīng)濾波器....

簡單來說，相控陣天線是一種通過電子方式控制波束方向，而無需物理轉(zhuǎn)動天線的先進天線系統(tǒng)。

一個將最小號 DeepSeek 模型部署到 AMD Zynq UltraScale+ MPSoC 處....

最近示波器圈熱鬧得有些“魔幻”，我抱著科普心態(tài)湊了幾次熱點，關(guān)于某款國產(chǎn)示波器的內(nèi)容卻接連被申退。倒....

在各類行業(yè)與應(yīng)用中，經(jīng)常能看到許多 FPGA 設(shè)計。一個非常常見的現(xiàn)象是：設(shè)計者常常用復雜的有限狀態(tài)....

在 FPGA 設(shè)計中，一個常見但略顯繁瑣的環(huán)節(jié)是：如何方便地將新的比特流加載到 FPGA。尤其是在沒....

對于許多FPGA/IC工程師而言，設(shè)計實現(xiàn)游刃有余，驗證仿真卻常成短板——傳統(tǒng)驗證方法面臨兩難困局：....

在語音信號中，聲門波激勵和口鼻輻射效應(yīng)共同導致語音信號的高頻分量能量要比低頻分量弱。

隨著 IoT、邊緣計算等應(yīng)用對低位寬、高并行、高效率算術(shù)運算的需求攀升，基礎(chǔ)算術(shù)電路，如 4 位乘法....

自中高端FPGA技術(shù)成熟以來，F(xiàn)PGA+DSP/ARM架構(gòu)的硬件設(shè)計在眾多工業(yè)領(lǐng)域得到廣泛應(yīng)用。例如....

ZYNQ SoC 的 PS (Processing System) 和 PL (Programmab....

AD9528是一款雙級PLL，集成JESD204B SYSREF發(fā)生器，可用于多器件同步。

6 月 11 日 PCI SIG官宣 PCI Express 7.0(PCIe 7.0)規(guī)范最終版已....

FPGA 和 MCU 結(jié)合的開發(fā)板不多，而 Pico2?ICE 則把小巧、靈活和易上手完美結(jié)合。搭載....

本次設(shè)計同樣是通過在simulink搭建模型并通過matlab仿真得到正確設(shè)計后生成IP核的形式來實....