創(chuàng)造高密度的VoIP處理器

任何高密度VoIP平臺(tái)的關(guān)鍵需求之一，是它必須在低功耗和有限使用面積下，盡可能提供最多的通道。對(duì)于信道數(shù)目超過(guò)1,000個(gè)的電信等級(jí)產(chǎn)品，其核心基本建構(gòu)方塊會(huì)為DSP引擎執(zhí)行PCM或LBR語(yǔ)音編碼，這些芯片也是機(jī)柜內(nèi)重復(fù)性最高的零件。除此之外，由于每顆組件必須同時(shí)處理數(shù)百個(gè)語(yǔ)音編碼信道，使得用于存放數(shù)據(jù)和程序內(nèi)存需求就變得極為龐大，平均每顆組件高達(dá)24-50MBits，使得內(nèi)存成為占用硅晶粒面積的主要零件；一個(gè)高密度平臺(tái)擁有高達(dá)50-100顆這類組件，對(duì)其內(nèi)存配置方式和架構(gòu)有所改善，整體解決方案就會(huì)獲得非?？捎^的回報(bào)。

VoIP處理器的發(fā)展最好是以DSP模塊為基礎(chǔ)，這樣才會(huì)得到最高效能。典型的模塊包含中央處理器核心、內(nèi)存系統(tǒng)組件以及DMA系統(tǒng)界面，其中內(nèi)存系統(tǒng)組件可能是內(nèi)存和快取控制器；由于核心通常會(huì)提供多種內(nèi)存組態(tài)供設(shè)計(jì)人員選擇，因此內(nèi)存架構(gòu)將對(duì)VoIP系統(tǒng)造成重大影響。傳統(tǒng)上，DSP核心的MHz效能改善速度會(huì)遠(yuǎn)超過(guò)內(nèi)存速度，絕大多數(shù)的半導(dǎo)體制造商則會(huì)利用同樣制程技術(shù)提供多種類型的記憶位晶胞(memory bitcells)，例如廠商會(huì)提供高密度記憶位晶胞，它們的泄漏功耗 (leakage power) 較小，但必須在較低速度下工作，高速記憶位晶胞的工作速度則能達(dá)到或超過(guò)處理器頻率頻率。此外，內(nèi)存設(shè)計(jì)人員也試圖發(fā)展最佳化的內(nèi)存架構(gòu)，讓內(nèi)存速度能跟上中央處理器的工作速度，下圖即是Harvard架構(gòu)所實(shí)作的單階層和兩階層內(nèi)存系統(tǒng)。

單階層和兩階層內(nèi)存系統(tǒng)的Harvard架構(gòu)

規(guī)劃新處理器時(shí)，選擇單階層或兩階層內(nèi)存系統(tǒng)是很重要的技術(shù)取舍，對(duì)于特定不同的應(yīng)用，這些架構(gòu)必須在面積、功耗和效能取得最佳平衡。根據(jù)我們前面討論結(jié)果，要支持所需的信道密度，內(nèi)存架構(gòu)可采用三種實(shí)作方式，其中兩種架構(gòu)屬于單階層內(nèi)存系統(tǒng)，一種采用快速的記憶位晶胞，另一種則采用速度較慢而密度較高的記憶位晶胞；設(shè)計(jì)人員可以選擇兩階層內(nèi)存系統(tǒng)，選擇第一層快速內(nèi)存，或是第二層高密度內(nèi)存來(lái)達(dá)到與第一層相同的總內(nèi)存容量。

不同方法會(huì)對(duì)系統(tǒng)造成不同影響，這并不令人意外。首先是功耗的問(wèn)題，下圖是前述三種方法的功耗特性，包括兩種單階層內(nèi)存系統(tǒng)和一種兩階層內(nèi)存系統(tǒng)，圖中所示的功耗主要是處理器存取功耗和漏電功耗，DMA存取功耗則是數(shù)據(jù)從第二層內(nèi)存移到第一層內(nèi)存 (假設(shè)未使用快取) 的功耗需求。若以HD語(yǔ)音系統(tǒng)的假設(shè)為基礎(chǔ)，下圖就證明在這種制程設(shè)計(jì)條件下，兩階層內(nèi)存架構(gòu)通常是較好的解決方案。

內(nèi)存系統(tǒng)功耗的比較

如前所述，若組件必須內(nèi)建24-50 MBits內(nèi)存，那么絕大多數(shù)的硅晶粒面積都會(huì)被這些內(nèi)存占用；在這種情形下，未來(lái)內(nèi)存架構(gòu)的使用面積也會(huì)成為另一項(xiàng)重要的芯片層級(jí)影響因素，下圖即是單階層和兩階層內(nèi)存系統(tǒng)對(duì)于面積的影響。

內(nèi)存系統(tǒng)使用面積的比較

若整個(gè)內(nèi)存都是由快速記憶位晶胞組成，面積和功耗都會(huì)受到?jīng)_擊，如果整個(gè)內(nèi)存只包含高密度記憶晶胞，那么受影響的就是速度；因此若能以最佳方式把快速和高密度內(nèi)存結(jié)合至兩階層內(nèi)存系統(tǒng)，系統(tǒng)架構(gòu)即可提供最佳的功耗、面積和效能。根據(jù)這個(gè)范例，我們能得到以下結(jié)論：兩階層內(nèi)存系統(tǒng)為VoIP處理器提供最佳效能，同時(shí)帶來(lái)以下優(yōu)點(diǎn)：
?? 使用龐大的第二層內(nèi)存 (L2)，并采用高密度而低泄漏功耗的記憶晶胞，即可減少整體的晶粒面積和功耗。
?? 使用少量的第一層內(nèi)存 (L1)，并采用高速、但密度較低的記憶晶胞，即可支持更高處理器速度，并做為速度較慢的L2內(nèi)存的緩沖區(qū)。
?? 在L1中結(jié)合快取和映像內(nèi)存 (mapped memory)，即可將攸關(guān)運(yùn)算效能的關(guān)鍵程序代碼儲(chǔ)存在L1映像內(nèi)存，同時(shí)透過(guò)高速緩存來(lái)利用「本地參照」(locality of reference) 特性；另一種方法則是利用本地DMA系統(tǒng)，在L1和L2內(nèi)存之間切換數(shù)據(jù)頁(yè) (page data)。
?? 使用適當(dāng)?shù)牡谝粚映绦蚝蛿?shù)據(jù)快取，即可讓全系統(tǒng)的泄漏功耗、操作功耗(active power)、面積和效能最佳化。

從以上討論可發(fā)現(xiàn)，只要結(jié)合中央處理器、L1程序內(nèi)存、L1數(shù)據(jù)存儲(chǔ)器和L2內(nèi)存系統(tǒng)，即可提供最佳設(shè)計(jì)支持VoIP應(yīng)用。我們現(xiàn)在將討論多核心DSP處理器的系統(tǒng)層面問(wèn)題，這類組件是目前市場(chǎng)上的主流架構(gòu)，而且原因非常簡(jiǎn)單：假設(shè)每個(gè)PCM語(yǔ)音信道需要同樣的MHz效能，那么在乘加器(MAC) 數(shù)目不變的情形下，若要將信道密度加倍，就需要兩倍的MHz效能；雖然OEM廠商通?？稍?2至18個(gè)月內(nèi)將VoP系統(tǒng)速度加倍，DSP速度卻無(wú)法在同樣時(shí)間內(nèi)加倍。為了克服這個(gè)時(shí)間落差，廠商會(huì)試圖將多顆DSP核心整合至單顆晶粒，這種方法的困難在于：如何在我們前面提到的各種內(nèi)存架構(gòu)中，以最佳方式來(lái)分割系統(tǒng)功能。

程序代碼通常是由多顆DSP共享，因此最好由L2內(nèi)存系統(tǒng)提供共享程序內(nèi)存 (shared program memory)；雖然程序內(nèi)存是在L2共享，每個(gè)核心仍擁有專屬而高速的第一層程序(Level 1 Program，簡(jiǎn)稱LIP) 內(nèi)存。LIP可由快取和SRAM組成，SRAM負(fù)責(zé)儲(chǔ)存攸關(guān)運(yùn)算效能的程序代碼，留下L1快取很有效率的利用「本地參照」特性，這會(huì)讓常用程序代碼儲(chǔ)存在LIP高速緩存，不必從共享的L2內(nèi)存擷?。煌高^(guò)這種方式，LIP和共享L2內(nèi)存之間的總線頻寬將只用于程序代碼傳輸，不會(huì)受到數(shù)據(jù)傳輸或外圍傳輸?shù)闹袛唷?/font>