介紹了一款可配置的USB IP核設(shè)計(jì)，重點(diǎn)描述USB IP核的結(jié)構(gòu)劃分，詳細(xì)闡述了各模塊的設(shè)計(jì)思想。為了提高USB lP的可重用性，本USB IP核設(shè)計(jì)了總線適配器，經(jīng)
2010-07-17 10:39:51
3124 
在分析上述兩種集成方法基礎(chǔ)上，本文基于方法二，給出了一種改進(jìn)的多IP核集成設(shè)計(jì)方法。方法采用IP橋接技術(shù)，將同一雙端口存儲(chǔ)器與不同IP 核進(jìn)行動(dòng)態(tài)重構(gòu)，實(shí)現(xiàn)多IP核集成。與方法一相比，采用IP橋接
2020-09-08 17:58:004232 
IP交換矩陣是由一級(jí)或多級(jí)交換設(shè)備及其控制器組成的單體矩陣，包含媒體業(yè)務(wù)信號(hào)、控制指令信號(hào)、同步時(shí)鐘信號(hào)三個(gè)平面。
2023-12-04 14:13:454455 
本帖最后由 eehome 于 2013-1-5 09:59 編輯
IP核簡(jiǎn)介IP核是指：將一些在數(shù)字電路中常用但比較復(fù)雜的功能塊,如FIR濾波器、SDRAM控制器、PCI接口等等設(shè)計(jì)成可修改
2011-07-06 14:15:52
IP核簡(jiǎn)介IP核是指：將一些在數(shù)字電路中常用但比較復(fù)雜的功能塊,如FIR濾波器、SDRAM控制器、PCI接口等等設(shè)計(jì)成可修改參數(shù)的模塊,讓其它用戶可以直接調(diào)用這些模塊,以避免重復(fù)勞動(dòng)。隨著CPLD
2011-07-15 14:46:14
我想問一下，在quartus上直接調(diào)用IP核和在qsys中用IP核有什么區(qū)別？自個(gè)有點(diǎn)迷糊了
2017-08-07 10:09:03
我調(diào)用了一個(gè)ip核 在下載到芯片中 有一個(gè)time-limited的問題 在完成ip核破解之后 還是無法解決 但是我在Google上的找到一個(gè)解決方法就是把ip核生成的v文件加到主項(xiàng)目文件中就是上面
2016-05-17 10:28:47
fpga），現(xiàn)在需要完成一個(gè)cpu/fpga協(xié)同工作的任務(wù)，使用pcie總線通信。具體任務(wù)很簡(jiǎn)單：cpu通過pcie傳兩個(gè)32位浮點(diǎn)數(shù)給fpga，fpga相乘然后把結(jié)果返回。乘法模塊使用quartus提供
2014-12-21 21:32:14
用Quartus II 調(diào)用IP核時(shí)，在哪可以查看IP核的例程
2014-07-27 20:28:04
語言編寫的浮點(diǎn)矩陣相乘處理單元[1]，其關(guān)鍵技術(shù)是乘累加單元的設(shè)計(jì)，這樣設(shè)計(jì)的硬件，其性能依賴于設(shè)計(jì)者的編程水平。此外，F(xiàn)PGA廠商也推出了一定規(guī)模的浮點(diǎn)矩陣運(yùn)算IP核[2]，雖然此IP核應(yīng)用了本廠家的器件，并經(jīng)過專業(yè)調(diào)試和硬件實(shí)測(cè)，性能穩(wěn)定且優(yōu)于手寫代碼，但仍可對(duì)其進(jìn)行改進(jìn)，以進(jìn)一步提高運(yùn)算速度。
2019-08-22 06:41:38
Anlogic Float IP 基于 IEEE754 浮點(diǎn)數(shù)標(biāo)準(zhǔn)，實(shí)現(xiàn)了浮點(diǎn)數(shù)下的四則運(yùn)算，IP 特色如下：IP 支持 Anlogic 所有器件
浮點(diǎn)數(shù)類型：半精度、單精度、雙精度
浮點(diǎn)數(shù)計(jì)算
2023-08-09 07:53:03
初始化時(shí)存入數(shù)據(jù)。那在IP核rom中存放大量數(shù)據(jù)對(duì)FPGA有什么影響,比如我想存65536個(gè)16位的數(shù)，然后在64M或者128M的時(shí)鐘下讀出來。會(huì)不會(huì)導(dǎo)致FPGA速度過慢？
2013-01-10 17:19:11
最近出現(xiàn)的 FPGA設(shè)計(jì)工具和 IP有效減少了計(jì)算占用的資源，大大簡(jiǎn)化了浮點(diǎn)數(shù)據(jù)通路的實(shí)現(xiàn)。而且，與數(shù)字信號(hào)處理器不同， FPGA能夠支持浮點(diǎn)和定點(diǎn)混合工作的 DSP數(shù)據(jù)通路，實(shí)現(xiàn)的性能超過
2019-08-13 06:42:48
FPGA嵌入8051單片機(jī) IP核編程，編寫的c語言矩陣鍵盤程序可以在stc89c54單片機(jī)上正常工作，但是下載到FPGA中8051單片機(jī)ip核的rom中，不能正常工作，求指教
2013-07-25 21:27:44
FPGA的IP軟核使用技巧主要包括以下幾個(gè)方面：
理解IP軟核的概念和特性 ：
IP軟核是指用硬件描述語言（如VHDL或Verilog）描述的功能塊，但并不涉及具體的電路實(shí)現(xiàn)細(xì)節(jié)。它通常只經(jīng)過功能
2024-05-27 16:13:24
本帖最后由 gk320830 于 2015-3-8 09:29 編輯
LCD的通用驅(qū)動(dòng)電路IP核設(shè)計(jì) 摘 要：本文介紹了一種新型的LCD驅(qū)動(dòng)電路IP核的總體設(shè)計(jì)，采用自頂向下的設(shè)計(jì)方法將其
2012-08-12 12:28:42
最近在做FFT IP核，，走了好多彎路，LISENCE激活過了0034的IP核，通過修改LISENCE.DAT的方法。后來生成FFT的時(shí)候卡住，又嘗試了關(guān)閉quartus_map進(jìn)程和重裝jre
2019-04-03 16:16:21
。具體做法開始一個(gè)交互式會(huì)話，以便得到計(jì)算結(jié)果：一些其他有用的矩陣操作，如按元素相乘、乘以一個(gè)標(biāo)量、按元素相除、按元素余數(shù)相除等，可以執(zhí)行如下語句：tf.div 返回的張量的類型與第一個(gè)參數(shù)類型一致
2020-07-22 21:25:24
Vivado浮點(diǎn)數(shù)IP核的一些設(shè)置注意點(diǎn)
我們?cè)趘ivado2018.3中使用了Floating-point(7.1)IP核，可以自定義其計(jì)算種類及多模式選擇。有時(shí)多種計(jì)算可以用同一個(gè)IP核實(shí)
2025-10-24 06:25:22
Vivado浮點(diǎn)數(shù)IP核的握手信號(hào)
我們的設(shè)計(jì)方案中，F(xiàn)PU計(jì)算單元將收到的三條數(shù)據(jù)和使能信號(hào)同步發(fā)給20多個(gè)模塊，同時(shí)只有一個(gè)模塊被時(shí)鐘使能，進(jìn)行計(jì)算，但結(jié)果都會(huì)保留，發(fā)給數(shù)選。計(jì)算單元還需接受
2025-10-24 07:01:36
在vivado生成ip核后缺少一大片文件，之前是可以用的，中途卸載過Modelsim，用vivado打開過ISE工程，因?yàn)楣こ讨泻芏?b class="flag-6" style="color: red">IP核不能用所以在重新生成過程中發(fā)現(xiàn)了這個(gè)問題，還請(qǐng)大神告知是怎么回事？
2023-04-24 23:42:21
labview怎樣實(shí)現(xiàn)矩陣相乘A是nxm矩陣，B是mxp矩陣,如何實(shí)現(xiàn)C=AB；
2012-12-12 21:02:32
±B 其中Cij=Aij±Bij。2.2.2.2 乘 數(shù)量k與矩陣A相乘, 將A的每個(gè)元素都乘以k。MATLAB表達(dá)式形式：k*A 兩矩陣A,B相乘，要求兩個(gè)矩陣的相鄰階數(shù)相等，一般情況下
2009-09-22 15:34:40
quartus 11.0 IP核的simulation如果勾選 就生成不出IP核出錯(cuò)，但是不選的話就沒辦法RTL仿真 求大神問題原因或者解決方法
2016-11-25 20:39:45
數(shù)學(xué)運(yùn)算（乘法器、除法器、浮點(diǎn)運(yùn)算器等）、信號(hào)處理（FFT、DFT、DDS等）。IP核類似編程中的函數(shù)庫(kù)（例如C語言中的printf()函數(shù)），可以直接調(diào)用，非常方便，大大加快了開發(fā)速度。使用Verilog調(diào)用IP
2018-05-15 12:05:13
vivado三種常用IP核的調(diào)用當(dāng)前使用版本為vivado 2018.3vivado的IP核，IP核（IP Core）：Vivado中有很多IP核可以直接使用，例如數(shù)學(xué)運(yùn)算（乘法器、除法器、浮點(diǎn)
2021-07-29 06:07:16
兩單精度浮點(diǎn)數(shù)相乘是先轉(zhuǎn)換成二進(jìn)制再相乘還是直接相乘，求教思路或程序
2016-10-23 23:36:36
大家好， 我在乘法模式下使用浮點(diǎn)7.0核心，即使對(duì)于小輸入值，大多數(shù)時(shí)候核心輸出也會(huì)非常高，核心配置： 1.在非阻塞模式下，單精度浮點(diǎn) 2.輸入“a”是常量（32位） 3.輸入“b”是以108Mhz
2020-03-25 09:07:58
剛剛接觸IP核做FFT，現(xiàn)在用的是FFTV9.0，已經(jīng)建立了一個(gè)IP核，但是如何仿真呢？是用quartus自帶軟件，還是要用MATLAB？抑或其他？我用的自帶軟件，但是什么也沒有出來。正確的辦法應(yīng)該怎樣呢，謝謝指點(diǎn)。
2011-04-21 10:22:31
對(duì)于深入學(xué)習(xí)使用FPGA的小伙伴們，特別是一些復(fù)雜的、大規(guī)模的設(shè)計(jì)應(yīng)用，適宜的IP核對(duì)開發(fā)能起到事半功倍的作用。IP核的概念與我們sdk里庫(kù)的概念相似。IP即電路功能模塊，用戶可以直接調(diào)用這些模塊
2024-04-29 21:01:16
最近在做一個(gè)FIR低通濾波器，利用Matlab 產(chǎn)生濾波系數(shù)，導(dǎo)入到Quartus中，再利用其中的FIR IP核進(jìn)行濾波器設(shè)計(jì)，在采用分布式全并行結(jié)構(gòu)時(shí)，Modelsim 仿真有輸出；如果改為分布式
2018-07-05 08:33:02
quartus ii9.0創(chuàng)建的ip核，生成的一些文件，（.qip、 add_sub_bb.v、add_sub.v）這些文件都有用嗎，想在其他工程里調(diào)用這些IP核，這幾個(gè)文件全部要添加嗎？
2013-07-02 17:20:01
在quartus II13.0版本上調(diào)用FFT IP核并進(jìn)行modelsim-altera仿真，在生成IP核時(shí)，step2中勾選generate simulation model、generate
2016-10-07 22:23:33
核的分類和特點(diǎn)是什么？基于IP核的FPGA設(shè)計(jì)方法是什么？
2021-05-08 07:07:01
基于FPGA的FFT和IFFT IP核應(yīng)用實(shí)例AT7_Xilinx開發(fā)板（USB3.0+LVDS）資料共享騰訊鏈接：https://share.weiyun.com/5GQyKKc百度網(wǎng)盤鏈接
2019-08-10 14:30:03
我們?cè)谇度?b class="flag-6" style="color: red">式上跑矩陣運(yùn)算時(shí)候，會(huì)遇到這樣一個(gè)問題。假設(shè)將矩陣設(shè)置成N*N維的二維數(shù)組后，我們想求兩個(gè)矩陣相乘，那就需要按照矩陣計(jì)算規(guī)則編寫矩陣相乘函數(shù)，而且4*4矩陣得編一個(gè)，5*5矩陣又得編一個(gè)
2021-07-16 06:56:52
核測(cè)試前的準(zhǔn)備工作。
HLS 工程生成的 IP 核為 HLS_accel_0。圖 64
4.4.1 PL 端 IP 核測(cè)試 Vivado 工程說明浮點(diǎn)矩陣乘法運(yùn)算加速器 IP 核通過 AXI DMA
2023-08-24 14:52:17
的 IP 核為 HLS_accel_0。圖 644.4.1 PL 端 IP 核測(cè)試 Vivado 工程說明浮點(diǎn)矩陣乘法運(yùn)算加速器 IP 核通過 AXI DMA IP 核連接到 PS 端 ACP 接口，從而
2023-01-01 23:50:04
求助：用的Quartus13.0，選的modelsim仿真，Run Functional Simulation加法器IP核是Arithmetic下的ALTFP_ADD_SUB，設(shè)置是double
2015-06-25 16:05:50
數(shù)學(xué)運(yùn)算（乘法器、除法器、浮點(diǎn)運(yùn)算器等）、信號(hào)處理（FFT、DFT、DDS等）。IP核類似編程中的函數(shù)庫(kù)（例如C語言中的printf()函數(shù)），可以直接調(diào)用，非常方便，大大加快了開發(fā)速度。使用Verilog調(diào)用IP
2018-05-16 11:42:55
`錯(cuò)誤提示截圖放在二樓，用vivado14.4寫了個(gè)1×8和8×8矩陣相乘的程序，調(diào)用了64個(gè)ip核乘法器，IO口用的有些多。綜合和實(shí)現(xiàn)網(wǎng)表都能成功，就是仿真總是提示這兩個(gè)錯(cuò)誤，仔細(xì)檢查了幾遍程序
2020-04-26 19:21:25
是Q21格式的，后面是Q15格式，看IQMath文檔_IQmpy是兩個(gè)Q格式相同的數(shù)相乘的，請(qǐng)問不同Q格式的用這個(gè)相乘怎么理解？？
2018-11-22 09:59:34
在dspLib里只有矩陣轉(zhuǎn)至和相乘的算法，還有沒其他庫(kù)有更多矩陣算法呢？
2018-07-27 10:01:18
⊕ sb，得到結(jié)果的符號(hào)位
階碼相加減
按照定點(diǎn)整數(shù)的加減法運(yùn)算方法對(duì)兩個(gè)浮點(diǎn)數(shù)的階碼進(jìn)行加減運(yùn)算，因?yàn)橐?guī)格化數(shù)的價(jià)碼e滿足1≤e≤254，而ec有可能超出1~254范圍，所以當(dāng)1≤ec≤254，相乘結(jié)果
2025-10-24 07:11:26
指出現(xiàn)有差別矩陣屬性約簡(jiǎn)算法的不足，對(duì)原有差別矩陣和屬性重要性度量方法進(jìn)行改進(jìn)，運(yùn)用差別矩陣元素項(xiàng)的重要性質(zhì)，提出一種新的啟發(fā)式約簡(jiǎn)完備算法，有效地降低差別矩
2009-03-28 09:34:22
15 IP核生成器生成ip后有兩個(gè)文件對(duì)我們比較有用，假設(shè)生成了一個(gè)asyn_fifo的核，則asyn_fifo.veo給出了例化該核方式（或者在Edit－>Language Template->COREGEN中找到verilog/VHDL的例化方式）
2009-07-21 16:42:120 本文討論了以IP(Intellectual Property)內(nèi)核為中心的開放式IP 核接口協(xié)議(OCP Open CoreProtocol)，包括協(xié)議特性以及基于OCP 協(xié)議的SoC(System on Chip)中設(shè)計(jì)與驗(yàn)證等，并在此基礎(chǔ)上提出了基于OC
2009-12-04 11:39:5314 本文討論了以IP(Intellectual Property)內(nèi)核為中心的開放式IP 核接口協(xié)議(OCP Open CoreProtocol)，包括協(xié)議特性以及基于OCP 協(xié)議的SoC(System on Chip)中設(shè)計(jì)與驗(yàn)證等，并在此基礎(chǔ)上提出了基于OC
2009-12-14 10:48:1121 USB設(shè)備接口IP核的設(shè)計(jì):討論了用Verilog硬件描述語言來實(shí)現(xiàn)USB設(shè)備接口IP核的方法，并進(jìn)行了FPGA的驗(yàn)證。簡(jiǎn)要介紹USB系統(tǒng)的體系結(jié)構(gòu)，重點(diǎn)描述USB設(shè)備接口IP核的結(jié)構(gòu)劃分和各模塊的
2010-01-08 18:15:3822 以 FPGA 技術(shù)為基礎(chǔ)，以Verilog HDL 為載體，設(shè)計(jì)了遵守Wishbone 片上總線規(guī)范的IP 核接口，實(shí)現(xiàn)了片上系統(tǒng)的IP 核互聯(lián)。
2010-01-13 15:09:1413 本文對(duì)經(jīng)典矩陣相乘A*B 算法提出多種優(yōu)化方法：根據(jù)局部性原理，提出對(duì)矩陣B進(jìn)行轉(zhuǎn)置；根據(jù)計(jì)算機(jī)緩存的大小與矩陣A 與矩陣B 的規(guī)模進(jìn)行嵌套循環(huán)分塊，通過對(duì)分塊大小的調(diào)
2010-01-27 13:37:5525 在陣列信號(hào)處理中需要大量的矩陣運(yùn)算,而其中最基本的就是矩陣相乘運(yùn)算。本文就矩陣相乘的行劃分并行實(shí)現(xiàn)進(jìn)行了改進(jìn),將A矩陣的一行和整個(gè)B矩陣傳輸?shù)矫總€(gè)工作進(jìn)程,其中第一個(gè)
2010-07-27 16:30:279 提出了一種采用基于NiosII處理器的通用AD IP核來實(shí)現(xiàn)嵌入式數(shù)據(jù)采集系統(tǒng)的新方案。它能將市面上任意一款A(yù)D芯片制作成IP核并集成到NiosII系統(tǒng)中使用，且整個(gè)IP核的控制與運(yùn)算邏輯由
2010-07-30 11:39:1650 0 引言
NIOSⅡ是Altera公司推出的第二代IP軟核處理器。它與其他IP核可構(gòu)成SOPC系統(tǒng)的主要部分。Altera SOPC Builder提供有NiosⅡ處理器及一些常用外設(shè)接口，因此，對(duì)于一
2010-08-16 09:44:231734 
本文介紹的基于Wishbone總線的UART IP核的設(shè)計(jì)方法，通過驗(yàn)證表明了各項(xiàng)功能達(dá)到預(yù)期要求，為IP核接口的標(biāo)準(zhǔn)化設(shè)計(jì)提供了依據(jù)。此外，該IP核代碼全部采用模塊化的Verilog-HDL語言編寫，
2011-06-10 11:47:374199 
文章采用TOP-DOWN 的方法設(shè)計(jì)了 AMBA 總線IP 核!它包括AHB 和APB兩個(gè)子IP 核 所有AMBA結(jié)構(gòu)模塊均實(shí)現(xiàn)了RTL級(jí)建模
2011-07-25 18:10:5293 矩陣相乘的速度在陣列信號(hào)處理中具有重要意義，并行處理是提高系統(tǒng)運(yùn)算能力最有效的方法。本文根據(jù)矩陣相乘的特點(diǎn)，提凡了矩陣相乘的并行算法。同時(shí)經(jīng)分析攜姆出了矩陣相乘的
2011-10-12 16:27:4174 以Altera公司的Quartus Ⅱ 7.2作為開發(fā)工具，研究了基于FPGA的DDS IP核設(shè)計(jì)，并給出基于Signal Tap II嵌入式邏輯分析儀的仿真測(cè)試結(jié)果。將設(shè)計(jì)的DDS IP核封裝成為SOPC Builder自定義的組件，結(jié)合
2012-04-05 16:04:3485 重點(diǎn)說明浮點(diǎn)數(shù)的格式，十進(jìn)制數(shù)與浮點(diǎn)之間的相互轉(zhuǎn)換以及程序設(shè)計(jì)。
2012-06-28 14:46:513293 
嵌入式計(jì)算作為新一代計(jì)算系統(tǒng)的高效運(yùn)行方式，應(yīng)用于多個(gè)高性能領(lǐng)域，如陣列信號(hào)處理、核武器模擬、計(jì)算流體動(dòng)力學(xué)等。在這些科學(xué)計(jì)算中，需要大量的浮點(diǎn)矩陣運(yùn)算。而目前已
2012-10-15 16:57:405565 
FPGA中IP核的生成，簡(jiǎn)單介紹Quartus II生成IP核的基本操作，簡(jiǎn)單實(shí)用挺不錯(cuò)的資料
2015-11-30 17:36:1512 Xilinx FPGA工程例子源碼：PCI Express IP核應(yīng)用參考設(shè)計(jì)
2016-06-07 14:13:4314 Xilinx FPGA工程例子源碼：USB IP核
2016-06-07 14:41:5713 基于8051內(nèi)核IP核的應(yīng)用，感興趣的小伙伴們可以瞧一瞧。
2016-11-11 18:18:321 IP核（IP Core） Vivado中有很多IP核可以直接使用，例如數(shù)學(xué)運(yùn)算（乘法器、除法器、浮點(diǎn)運(yùn)算器等）、信號(hào)處理（FFT、DFT、DDS等）。IP核類似編程中的函數(shù)庫(kù)（例如C語言
2017-02-08 13:08:113085 
電子設(shè)計(jì)工程 基于FPGA的Flexray IP核通信的研究與實(shí)現(xiàn)
2017-08-30 16:08:3213 介紹了AES加密標(biāo)準(zhǔn)的Rijndael實(shí)現(xiàn)方法，設(shè)計(jì)了一種適合應(yīng)用于嵌入式系統(tǒng)32位數(shù)據(jù)界面時(shí)序緊湊的AES加密IP核。該IP核能以較低的資源消耗實(shí)現(xiàn)在低端FPGA上速度為256Mb/s的AES加密，且可將數(shù)據(jù)位寬擴(kuò)展為64位或128位等，滿足多種數(shù)據(jù)位寬應(yīng)用的要求。
2017-09-07 19:14:5813 IP核（IP Core） Vivado中有很多IP核可以直接使用，例如數(shù)學(xué)運(yùn)算（乘法器、除法器、浮點(diǎn)運(yùn)算器等）、信號(hào)處理（FFT、DFT、DDS等）。IP核類似編程中的函數(shù)庫(kù)（例如C語言
2017-11-15 11:19:1410746 浮點(diǎn)具有更大的數(shù)據(jù)動(dòng)態(tài)范圍，從而在很多算法中只需要一種數(shù)據(jù)類型的優(yōu)勢(shì)。本文介紹如何使用Vivado HLS實(shí)現(xiàn)浮點(diǎn)復(fù)數(shù)矩陣分解。使用HLS可以快速，高效地實(shí)現(xiàn)各種矩陣分解算法，極大地提高生產(chǎn)效率， 降低開發(fā)者的算法FPGA實(shí)現(xiàn)難度。
2017-11-18 12:00:111290 
IP核（IP Core） Vivado中有很多IP核可以直接使用，例如數(shù)學(xué)運(yùn)算（乘法器、除法器、浮點(diǎn)運(yùn)算器等）、信號(hào)處理（FFT、DFT、DDS等）。IP核類似編程中的函數(shù)庫(kù)（例如C語言
2017-11-28 15:49:582340 數(shù)學(xué)運(yùn)算（乘法器、除法器、浮點(diǎn)運(yùn)算器等）、信號(hào)處理（FFT、DFT、DDS等）。IP核類似編程中的函數(shù)庫(kù)（例如C語言中的printf()函數(shù)），可以直接調(diào)用，非常方便，大大加快了開發(fā)速度。 使用Verilog調(diào)用
2018-05-28 11:42:1438569 在生成濾波器IP核之前需要產(chǎn)生抽頭系數(shù)，這個(gè)抽頭系數(shù)的階數(shù)是自己設(shè)定的，階數(shù)越高代表濾波器乘累加運(yùn)算越多，但是階數(shù)大小的選擇要看是否滿足自己的設(shè)計(jì)要求（例如衰減db是否滿足要求）。同時(shí)，生成的濾波器
2018-07-06 10:00:003991 AD的IP核哪里有？
2018-10-06 15:37:29469 ? Xilinx公司的FPGA中有著很多的有用且對(duì)整個(gè)工程很有益處的IP核，比如數(shù)學(xué)類的IP核，數(shù)字信號(hào)處理使用的IP核，以及存儲(chǔ)類的IP核，本篇文章主要介紹BRAM ?IP核
2020-12-29 15:59:3913270 用于便攜式IP核的WISHBONE1片上系統(tǒng)（SoC）互連結(jié)構(gòu)是一種靈活的設(shè)計(jì)方法，可用于半導(dǎo)體IP核。其目的是通過緩解片上系統(tǒng)集成問題來促進(jìn)設(shè)計(jì)重用。這是通過在IP核之間創(chuàng)建一個(gè)公共接口來實(shí)現(xiàn)的。這提高了系統(tǒng)的可移植性和可靠性，并縮短了最終用戶的上市時(shí)間。
2021-01-19 15:23:5921 些許改進(jìn)，所以寫這篇文章補(bǔ)充下。 在仿真Vivado IP核時(shí)分兩種情況，分為未使用SECURE IP核和使用了SECURE IP核。 對(duì)于沒有使用SECURE IP核的IP核仿真，只需要在VCS
2021-03-22 10:31:165360 vivado的IP核，IP核（IP Core）：Vivado中有很多IP核可以直接使用，例如數(shù)學(xué)運(yùn)算（乘法器、除法器、浮點(diǎn)運(yùn)算器等）、信號(hào)處理（FFT、DFT、DDS等）。IP核類似編程中的函數(shù)庫(kù)（例如C語言中的printf（）函數(shù)），可以直接調(diào)用，非常方便，大大加快了開發(fā)速度。
2021-04-27 15:45:1225681 
提出一種可進(jìn)化IP核的設(shè)計(jì)和實(shí)現(xiàn)方法。這種IP核采用進(jìn)化硬件的設(shè)計(jì)思想，將遺傳算法運(yùn)用于硬件電路的設(shè)計(jì)中，使電路能根據(jù)當(dāng)前的環(huán)境自動(dòng)進(jìn)行內(nèi)部電路的時(shí)化，從而生成最有效的電路，并能在普通的FPGA器件
2021-06-22 14:37:403382 
IP核目前的IP設(shè)計(jì)已成為目前FPGA設(shè)計(jì)的主流方法之一，應(yīng)用專用集成電路（ASIC）或者可編輯邏輯器件（FPGA）的邏輯塊或數(shù)據(jù)塊。IP核在SoC中的集成方式及應(yīng)用場(chǎng)景，芯片設(shè)計(jì)中的IP核具有特定功能的可復(fù)用的標(biāo)準(zhǔn)性和可交易性，已經(jīng)成為集成電路設(shè)計(jì)技術(shù)的核心與精華。
2021-10-01 09:08:003100 本文以浮點(diǎn)數(shù)Floating-point IP核將定點(diǎn)數(shù)轉(zhuǎn)換為浮點(diǎn)數(shù)為例，詳細(xì)講解AXI DMA IP核的使用方法。
2022-02-16 16:21:3713087 
前年，發(fā)表了一篇文章《VCS獨(dú)立仿真Vivado IP核的一些方法總結(jié)》(鏈接在參考資料1)，里面簡(jiǎn)單講述了使用VCS仿真Vivado IP核時(shí)遇到的一些問題及解決方案，發(fā)表之后經(jīng)過一年多操作上也有些許改進(jìn)，所以寫這篇文章補(bǔ)充下。
2022-08-29 14:41:554676 在仿真Vivado IP核時(shí)分兩種情況，分為未使用SECURE IP核和使用了SECURE IP核。
2023-06-06 14:45:432875 
Vivado IP核提供了強(qiáng)大的FIFO生成器，可以通過圖形化配置快速生成FIFO IP核。
2023-08-07 15:36:287271 
Xilinx公司的FPGA中有著很多的有用且對(duì)整個(gè)工程很有益處的IP核，比如數(shù)學(xué)類的IP核，數(shù)字信號(hào)處理使用的IP核，以及存儲(chǔ)類的IP核，本篇文章主要介紹BRAM IP核的使用。 BRAM是FPGA
2023-12-05 15:05:023291 在使用FPGA的時(shí)候，有些IP核是需要申請(qǐng)后才能使用的，本文介紹如何申請(qǐng)xilinx IP核的license。
2024-10-25 16:48:322275 
本文介紹了Vidado中FFT IP核的使用，具體內(nèi)容為：調(diào)用IP核>>配置界面介紹>>IP核端口介紹>>MATLAB生成測(cè)試數(shù)據(jù)>>測(cè)試verilogHDL>>TestBench仿真>>結(jié)果驗(yàn)證>>FFT運(yùn)算。
2024-11-06 09:51:435641 
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論