人們通常用每秒百萬條指令（MIPS）來衡量微控制器（MCU）的計(jì)算性能，但是沒有任何兩個(gè)MCU/SoC架構(gòu)是完全相同的，加速不同應(yīng)用性能的集成度也不相同。因此，在采用適當(dāng)硬件特性的情況下，固件應(yīng)用可減少對(duì)CPU資源的占用。在移植到不同架構(gòu)的過程中，如果開發(fā)人員只關(guān)注MIPS，僅以MIPS來預(yù)測應(yīng)用所需的計(jì)算性能，那么就會(huì)大錯(cuò)特錯(cuò)了。本文將就典型的計(jì)算問題分析MCU/SoC的多種架構(gòu)特性，目的是說明MIPS并不能真正反映器件的計(jì)算性能，并探討我們應(yīng)當(dāng)如何應(yīng)對(duì)這一問題。此外，鑒于目前比較此類產(chǎn)品系統(tǒng)級(jí)功能的基準(zhǔn)標(biāo)準(zhǔn)較少，本文還將專門重點(diǎn)討論運(yùn)行速率在100MHz以下的MCU/SoC器件。

　　100MHz以下架構(gòu)的特點(diǎn)

　　100MHz以下的MCU通常使用8位、16位或32位架構(gòu)，數(shù)據(jù)總線寬度為8位、16位或32位。這些產(chǎn)品也可分為其它多種類型，如Harvard/Von Neumen和RISC與CISC等，每種類型都有其引人關(guān)注的不同之處。對(duì)大多數(shù)MCU而言，不同的指令需要執(zhí)行不同的機(jī)器資源。此外，振蕩器頻率通常與機(jī)器工作周期不同，比如，就經(jīng)典的8051而言，振蕩器的12個(gè)周期才相當(dāng)于機(jī)器工作1個(gè)周期。而對(duì)許多PIC器件而言，4個(gè)振蕩器周期就對(duì)應(yīng)于1個(gè)機(jī)器工作周期。

　　下面我們通過一個(gè)示例來更好地了說明這一問題。假設(shè)某器件的振蕩器頻率為20MHz，其兩個(gè)振蕩器周期對(duì)應(yīng)于1個(gè)機(jī)器工作周期。此外，指令執(zhí)行需要1到6個(gè)機(jī)器工作周期。那么，該器件的MIPS額定值是多少呢？我們將振蕩器頻率除以2，得到可用的機(jī)器工作周期為1千萬。不過，如何將機(jī)器工作周期轉(zhuǎn)換為MIPS則取決于我們?nèi)绾慰创@一問題。如果您是營銷人員，您會(huì)只專注于最佳情況，也就是假定每條指令只要一個(gè)工作周期，這樣這款產(chǎn)品的性能就是10 MIPS。如果您想了解最低的理論性能，那么就會(huì)假定每條指令需要6個(gè)工作周期，這就會(huì)得到1.66（10/6）MIPS。這里我們得到了最高和最低的MIPS。對(duì)典型應(yīng)用而言，實(shí)際的MIPS性能介于二者之間，具體取決于應(yīng)用的指令集組合。我們這里還作了令一個(gè)假定，即認(rèn)為不同的架構(gòu)指令計(jì)算性能類似，但這基本上是不現(xiàn)實(shí)的。

　　我們這里假定機(jī)器工作周期數(shù)量是決定器件執(zhí)行指令數(shù)量的唯一因素。下面，我們設(shè)想一下閃存對(duì)處理性能的影響。一般而言，閃存提供數(shù)據(jù)的速率不超過20MHz。因此，如果CPU運(yùn)行速率超過20MHz，而用閃存執(zhí)行指令，那么閃存數(shù)據(jù)速率就成為了最大的瓶頸。在此情況下，我們可讓閃存總線帶寬高于數(shù)據(jù)總線帶寬，并創(chuàng)建指令緩沖器以跟上指令速率，從而解決上述問題。要做到這一點(diǎn)，CPU就要在執(zhí)行當(dāng)前指令時(shí)調(diào)用下一條指令。這種做法對(duì)線性代碼而言沒問題。但不幸的是，實(shí)際系統(tǒng)代碼很少是線性的。每次代碼出現(xiàn)分支，指令緩沖器都必須重構(gòu)。另一種改進(jìn)性能的辦法是添加緩存容量。簡而言之，如果一個(gè)MCU/SoC管理閃存的效率較高，而另一個(gè)效率較低，則即便機(jī)器工作循環(huán)和指令集相同，性能數(shù)據(jù)也將大不相同。

　　我們已經(jīng)比較熟悉類似上述的各種因素，開發(fā)人員通常會(huì)在比較不同器件的性能時(shí)考慮到這些相關(guān)因素。下面我們來談?wù)勀承┎惶黠@的因素。