復雜可編程邏輯器件—FPGA技術(shù)在近幾年的電子設計中應用越來越廣泛。FPGA具有的硬件邏輯可編程性、大容量、高速、內(nèi)嵌存儲陣列等特點使其特別適合于高速數(shù)據(jù)采集、復雜控制邏輯、精確時序邏輯等場合的應用。而應用FPGA中的存儲功能目前還是一個較新的技術(shù)。本文將介紹在FPGA中構(gòu)造存儲器的方法，特別是結(jié)合高速數(shù)據(jù)采集的特點重點描述雙端口RAM的構(gòu)造方法及其應用。

　　在FPGA中構(gòu)造存儲器

　　許多系列的FPGA芯片內(nèi)嵌了存儲陣列，如ALTERA EPlK50芯片內(nèi)嵌了5K字節(jié)的存儲陣列。因此，在FPGA中實現(xiàn)各種存儲器，如單／雙端口RAM、單／雙端口ROM、先進先出存儲器FIFO等非常方便，而且具有諸多優(yōu)點。其硬件可編程的特點允許開發(fā)人員靈活設定存儲器數(shù)據(jù)的寬度、存儲器的大小、讀寫控制邏輯等，尤其適用于各種特殊存儲要求的場合。FPGA／FPGA器件可工作于百兆頻率以上，其構(gòu)造的存儲器存取速度也可達百兆次／秒以上，這樣構(gòu)成的高速存儲器能夠勝任存儲數(shù)據(jù)量不太大，但速度要求很高的工作場合。

　　FPGA中構(gòu)造存儲器主要有兩種方法實現(xiàn)。一是通過硬件描述語言如VHDL、AHDL、Verilog HDL等編程實現(xiàn)。二是調(diào)用MAX+PLUSⅡ自帶的庫函數(shù)實現(xiàn)。調(diào)用庫函數(shù)方法構(gòu)造存儲器較硬件描述語言輸入方式更為方便、靈活、快捷和可靠，故也更常用之。

　　利用庫函數(shù)構(gòu)造雙端口RAM

　　在MAX+PLUSⅡ中有幾個功能單元描述庫。prim邏輯元庫，包括基本邏輯單元電路，如與、或、非門，觸發(fā)器、輸入、輸出引腳等；mf宏功能庫，包括TTL數(shù)字邏輯單元如74系列芯片；而下文將要詳細介紹的參數(shù)化雙端口RAM模塊所在的參數(shù)化模塊庫（mega-lpm）中，包括各種參數(shù)化運算模塊（加、減、乘、除）、參數(shù)化存儲模塊（單、雙端口RAM、ROM、FIFO等）以及參數(shù)化計數(shù)器、比較器模塊等等。庫中的這些元件功能邏輯描述經(jīng)過了優(yōu)化驗證，是數(shù)字電路設計中的極好選擇。

　　mega-lpm庫中共有五種參數(shù)化雙端口RAM模塊：ALTDPRAM、LPM_RAM_DP、CSDPRAM、LPM_RAM_DQ和LPM_RAM_IO。其中ALTDPRAM和LPM_RAM_DP模塊讀寫有兩套總線，讀和寫有各自的時鐘線、地址總線、數(shù)據(jù)總線和使能端，可同時進行讀寫操作。除此之外，ALTDPRAM模塊還有一個全局清零端口。CSDPRAM模塊則有a、b兩組寫端時鐘線、地址總線、數(shù)據(jù)總線和使能端，可同時對RAM進行寫操作，但對RAM讀、寫只能分時進行。LPM_RAM_DQ模塊相對簡單，讀與寫共用一組地址總線，有各自的數(shù)據(jù)線和時鐘線。LPM_RAM_IO模塊只有一組地址總線和數(shù)據(jù)總線。

　　mega-1pm函數(shù)庫中的雙端口RAM模塊全是參數(shù)化調(diào)用，這為設計帶來極大的方便。通過對各種參數(shù)的取舍、參數(shù)設置和組合，再結(jié)合讀寫控制邏輯就可以構(gòu)造出設計需要的存儲器模塊。雙端口RAM常見的應用模式主要有以下兩種：

　　1．存儲器映像方式。該方式可以隨意對存儲器的任何單元進行讀寫操作。其主要應用于多CPU的共享數(shù)據(jù)存儲、數(shù)據(jù)傳送等。該方式中，讀、寫控制線、地址總線和數(shù)據(jù)總線有兩套。根據(jù)兩端口之間數(shù)據(jù)的傳送方向為單向或雙向，又有單向數(shù)據(jù)總線和雙向數(shù)據(jù)總線之分。

　　2．順序?qū)懛绞健Ｔ摲绞綄AM的寫操作只能順序?qū)懭?。這種情況適用于對象特性與時間緊密相關(guān)或傳送數(shù)據(jù)與順序密切相關(guān)的場合，如文件傳送、時序過程、波形分析等。根據(jù)寫控制邏輯的不同，可對RAM進行循環(huán)寫入或一次寫入方式。該方式下的讀操作可以是存儲器映像讀或順序讀，前一種有較大的靈活性，而后一種則類似于FIFO形式。

　　在讀、寫使用獨立的地址總線和數(shù)據(jù)總線時，可以同時對RAM不同單元進行讀寫操作。根據(jù)不同控制邏輯的要求，對讀寫時鐘、時鐘使能端口可以適時設置，以滿足控制需要。

　　下面以LPM_RAM_DP模塊為例介紹庫函數(shù)法構(gòu)造雙端口RAM的步驟。

　　首先在MAX+PLUSⅡ中建立一個圖形編輯文件。雙擊文件任意空白處彈出庫函數(shù)選擇窗口。然后從mega-lpm庫中選擇LPM_RAM_DP模塊。

　　在LPM_RAM_DP模塊中共有9個可配置參數(shù)：

　　LPM_FILE——指定存儲器的初始化數(shù)據(jù)文件；

　　LPM_INDATA——選擇輸入數(shù)據(jù)采用寄存方式還是非寄存方式；

　　LPM_NUMWORDS——設置存儲器的深度（大小）；

　　LPM_OUTDATA——選擇輸出數(shù)據(jù)采用寄存方式還是非寄存方式；

　　LPM_RDADDRESS_CONTROL——決定讀地址控制信號是寄存方式還是非寄存方式；

　　LPM_WIDTH——設置存儲數(shù)據(jù)寬度；

　　LPM_WIDTHAD——設置地址總線寬度；

　　LPM_WRADDRESS_CONTROL——選擇寫地址控制信號是寄存方式還是非寄存方式；

　　USE_EAB——決定是否使用嵌入式陣列塊。

　　雙擊雙端口RAM參數(shù)列表可彈出引腳／參數(shù)設置窗口。在引腳／參數(shù)設置窗口可以具體對雙端口RAM進行引腳、參數(shù)設置?？梢愿鶕?jù)具體的對存儲器的功能要求，決定各種口線的使用與否。例如不想使用rdclken（讀時鐘使能）信號，則可以將其Status設置為Unused即可。同時還可以通過Inversion項設定該信號的初始狀態(tài)（初始值）。在窗口的Parameters參數(shù)設置處，選擇不同的參數(shù)項后，通過ParameterValue項可以改變或設置其相應的狀態(tài)或數(shù)值。如想設置存儲數(shù)據(jù)為8位寬度，則選擇LPM_WIDTH項，然后將Parameter Value設置為8。

　　例如要設計一個11位寬數(shù)據(jù)，512個存儲單元，使用讀寫同步時鐘、不需要讀寫使能端及時鐘使能端的雙端口RAM。則可以打開引腳／參數(shù)設置窗口，設置LPM_NUMWORDS為512，LPM_WIDTH為11，LPM_WIDTHAD為9，LPM_INDATA、LPM_OUTDATA、LPM_RDADDRESS_CONTROL和LPM_WRADDRESS_CONTROL為寄存方式，使用嵌入式陣列；rdaddress、rdclock、data、wraddress、wrclock、q為Used，rden、rdclken、wren、wrclken為Unused。