一、系統(tǒng)方案

　　方案1：采用中小規(guī)模數(shù)字電路構(gòu)成系統(tǒng)，由計(jì)數(shù)器構(gòu)成主要的測(cè)量模塊。用定時(shí)器組成主要的控制電路。此方案軟件設(shè)計(jì)簡(jiǎn)單，但外圍芯片過(guò)多，且頻帶窄，實(shí)現(xiàn)起來(lái)較復(fù)雜，功能不強(qiáng)，而且不能程控和擴(kuò)展。

　　方案2：采用單片機(jī)實(shí)現(xiàn)。被測(cè)信號(hào)經(jīng)調(diào)理后送入單片機(jī)，利用其內(nèi)部的計(jì)數(shù)器完成計(jì)數(shù)，然后再進(jìn)行數(shù)據(jù)處理和顯示，但單片機(jī)在處理高速信號(hào)時(shí)略顯吃力。

　　方案3：利用FPGA對(duì)調(diào)理后的被測(cè)信號(hào)實(shí)現(xiàn)高速計(jì)數(shù)，單片機(jī)軟件執(zhí)行高精度浮點(diǎn)數(shù)運(yùn)算并顯示。單片機(jī)完成系統(tǒng)的數(shù)據(jù)處理、邏輯控制和人機(jī)交互功能;大規(guī)?，F(xiàn)場(chǎng)可編程器件(FPGA)實(shí)現(xiàn)外圍計(jì)數(shù)功能。電路框圖如圖1所示。

　
　圖1 方案3系統(tǒng)框圖

　　方案比較與選擇：方案1 采用中小規(guī)模集成電路來(lái)實(shí)現(xiàn)，系統(tǒng)電路較復(fù)雜，擴(kuò)展性能差;方案2用外圍電路配合單片機(jī)實(shí)現(xiàn)測(cè)量功能，信號(hào)頻率比較高時(shí)需外加分頻電路，影響測(cè)量精度和系統(tǒng)穩(wěn)定性，且單片機(jī)任務(wù)繁重，給軟件設(shè)計(jì)和調(diào)試工作帶來(lái)不便;方案3用一片高度集成的可編程邏輯器件可完成有關(guān)電路所有模塊的設(shè)計(jì)，大大降低了電路復(fù)雜度，減少引線(xiàn)信號(hào)間的干擾，提高電路的可靠性和穩(wěn)定性。加上單片機(jī)控制，應(yīng)用單片機(jī)的數(shù)學(xué)運(yùn)算和控制功能，輔以有效的軟件濾波算法，能夠進(jìn)一步提高測(cè)量精度，且控制靈活、易于擴(kuò)展和調(diào)試簡(jiǎn)單，能夠達(dá)到題目要求。故本設(shè)計(jì)采用方案3，系統(tǒng)框圖如圖1所示。

　　二、理論分析與計(jì)算

　　1、頻率和周期測(cè)量方法分析

　　由于頻率和周期之間存在倒數(shù)關(guān)系(f=1/T)，所以只要測(cè)得兩者中的一個(gè)，另一個(gè)可通過(guò)計(jì)算求得。

　　1)直接測(cè)量法 對(duì)測(cè)頻在低頻端1Hz時(shí)，若閘門(mén)時(shí)間為1s，其 ±1量化誤差大到100%。為了滿(mǎn)足測(cè)試精度的要求，顯然不能采用直接測(cè)量法;

　　2)直接與間接測(cè)量相結(jié)合的方法 需對(duì)被測(cè)頻率和中界頻率的關(guān)系進(jìn)行判斷，在中界頻率附近仍不能達(dá)到較高的測(cè)量精度;

　　3)等精度測(cè)量法 圖2為等精度測(cè)頻、測(cè)周原理方框圖。

　　
圖2 等精度測(cè)頻原理圖