更新后的 FPGA 夾層卡規(guī)范提供無與倫比的高 I/O 密度、向后兼容性。

　　作為使用 FPGA 和高速 I/O 的嵌入式計算設(shè)計的重要發(fā)展，名為 FMC+ 的最新夾層卡標準將把卡中的千兆位收發(fā)器（GT）的總數(shù)量從 10 個擴展到 32 個，最大數(shù)據(jù)速率從 10Gbps 提升到 28Gbps，同時保持與當前 FMC 標準實現(xiàn)向后兼容。

　　這些功能與使用 JESD204B 串行接口標準的新器件以及 10G 和 40G 光學器件及高速串行存儲器也非常吻合。FMC+ 可滿足最具挑戰(zhàn)性的 I/O 要求，為開發(fā)人員提供了雙重優(yōu)勢：夾層卡的靈活性，以及單芯片設(shè)計的高 I/O 密度。

　　FMC+ 規(guī)范是在去年制定和細化的。VITA 57.4 工作組已經(jīng)批準該規(guī)范并將在 2016 年初提交 ANSI 投票。下面詳細介紹一下這一重要的新標準，了解其對高級嵌入式設(shè)計的影響。

　　夾層卡的優(yōu)勢

　　夾層卡是一種為嵌入式系統(tǒng)添加特定功能的有效且廣泛使用的方法。因為夾層卡是連接在基礎(chǔ)卡或載卡上，而不是直接插在背板上，夾層卡可以輕松更換。對系統(tǒng)設(shè)計人員來說，這意味著既能夠靈活配置，又可以輕松升級。但由于連接問題或安裝到開發(fā)板上需占用額外的空間，這種靈活性往往會以犧牲功能為代價。

　　對于 FPGA，主要的開放標準是 ANSI/VITA 57.1，也稱之為 FPGA 夾層卡 （FMC） 規(guī)范。最新標準 FMC+（更正式的說法，即 VITA 57.4）通過大幅增強千兆位串行接口的功能，擴展了現(xiàn)有 FMC 標準的功能。

　　與單芯片解決方案相比，F(xiàn)MC+ 能解決基于夾層卡的 I/O 的許多不足，同時提供更高的靈活性和性能。同時 FMC+ 標準具有后向兼容，符合 FMC 的發(fā)展歷史并滿足其用戶群體需求。

　　該 FMC 標準定義的是一種小型夾層卡，其高度和寬度類似于久成熟的 XMC 或 PMC，但長度只有其一半。這意味著 FMC 與開放標準格式相比，組件板級空間更小。但 FMC 不需要往往占用大量板級空間的總線接口，例如 PCI-X。作為替代，F(xiàn)MC 使用供電要求較為簡單的直連 I/O 與主控 FPGA 通信。這意味著雖然尺寸更小，但 FMC 實際上

　　有比它們的 XMC 同等產(chǎn)品更大的 I/O 容量和 PMC 和 XMC 規(guī)范一樣，F(xiàn)MC 和 FMC+ 也同時提供空氣冷卻和傳導冷卻兩種選擇，因此商業(yè)和軍用市場各自需求的普通和耐用型應用都能適用。

　　FMC 規(guī)范解析起來相當簡單。該標準為高引腳數(shù)（HPC）設(shè)計可提供多達 160 個單端或 80 個差分并聯(lián) I/O 信號，為低引腳數(shù) （LPC） 設(shè)計提供一半數(shù)量的 I/O 信號?？梢栽O(shè)置多達 10 個全雙工 GT 連接。這些 GT 適用于光纖或其他串行接口。此外，F(xiàn)MC 規(guī)范還定義了關(guān)鍵的時鐘信號。所有這些 I/O 都是可選的，雖然大部分主機現(xiàn)在支持完全連接。

　　FMC 規(guī)范還定義了多種電源輸入，雖然夾層卡定義的是由主機供電。這種方法的工作方式是先給夾層卡部分供電，這樣主機就能夠詢問 FMC，然后 FMC 通過為 VADJ 定義電壓范圍來做出響應。如果主機能夠提供該電壓范圍，則一切順利進行。不在夾層卡上設(shè)主電源調(diào)整既能節(jié)省空間，又能降低夾層卡的功耗。

　　用于模擬 I/O 的 FMC

　　設(shè)計人員可將 FMC 用作任何用戶想連接到 FPGA 的功能，例如數(shù)字 I/O、光纖、控制接口、存儲器或附加處理。但模擬 I/O 仍然是 FMC 技術(shù)最常見的用途。FMC 規(guī)范適用于相當大范圍的快速高精度 I/O，但也需要權(quán)衡使用，尤其是對使用并行接口的高速部件來說。

　　例如德州儀器的 ADC12D2000RF 雙通道 2 Gsps 12 位 ADC 使用 1:4 復用總線接口，因此該總線速度對主控 FPGA 來說不算過快。數(shù)字數(shù)據(jù)接口單獨需要 96 個信號（48 個 LVDS 對）。對這種級別的器件，F(xiàn)MC 只能支持一個此類器件，即便有足夠的空間容納更多器件，但 FMC 的上限是 160 個信號。較低精度器件就算是工作在較高速度下，例如那些工作在 8 位數(shù)據(jù)通道上的器件，即便換衡器、放大器、時鐘等提出更高的前端模擬耦合要求，也可以允許更多通道數(shù)量。

　　對使用并行接口，運行速度在 5 Gsps 或 6 Gsps（吞吐量大于 50Gbps），精度大于 8 位的模擬接口，F(xiàn)MC 規(guī)范開始無法應對。站在市場的角度，從通道密度、速度和精度來看，主流 FMC 的吞吐量在 25-50 Gbps 之間。這樣的性能水平是物理封裝尺寸與到主控 FPGA 的可用連接權(quán)衡的結(jié)果。

　　除了并行連接，F(xiàn)MC 規(guī)范還支持多達 10 個雙工高速串行（GT）鏈路。

　　圖 1 - FMC 借助 JESD204B 縮小封裝帶來的影響

　　表 1 - FMC 和 FMC+ 連接一覽表

　　這些接口對光纖 I/O、以太網(wǎng)、混合存儲立方體 （HMC） 和 Bandwidth Engine 等新興技術(shù)以及使用 JESD204B 接口的新一代模擬 I/O 器件有用。

　　JESD204B 到來

　　雖然 JESD204 串行接口標準（目前為修訂版“B”）問世已有一段時間，直到最近它才被市場廣泛采用，成為新一代高采樣率數(shù)據(jù)轉(zhuǎn)換器的串行接口標配。這種廣泛采用背后的推動力來自電信行業(yè)對更小型化、更低功耗和更低成本器件的渴求。

　　如前文所述，采用并行接口的雙通道 2 Gsps、12 位 ADC 需要大量的 I/O 信號。這一要求直接影響到封裝尺寸。在本例中要求使用 292 引腳封裝，尺寸大致為 27x27mm（雖然下一代引腳幾何結(jié)構(gòu)能讓封裝尺寸縮小到不足 20x20mm）。

　　而采用 JESD204B 連接的同等器件可以采用 68 引腳、10x10mm 封裝，同時功耗更低。

　　這種封裝尺寸的大幅縮減與不斷演進的 FPGA 形成良好的搭配，因為 FPGA 正在提供數(shù)量不斷增長、速度不斷提升的 GT 鏈路。圖 1 所示的是封裝尺寸和 FMC/FMC+ 開發(fā)板尺寸的示例。

　　根據(jù)采樣率要求的數(shù)據(jù)吞吐能量、精度和模擬 I/O 通道數(shù)量，典型的使用 JESD204B 接口的高速 ADC 和 DAC 有 1-8 個工作在 3-12Gbps 速率上的 GT 鏈路。

　　FMC 規(guī)范定義的是尺寸相對較小的夾層卡，但隨著 JESD204B 器件的興起，可用板級空間內(nèi)能夠容納更多部件。FMC 規(guī)范定義的最多 10 個 GT 鏈路是一個可用的數(shù)量。就是這有限數(shù)量的 GT 鏈路只需使用并行 I/O 所需引腳數(shù)量的一部分，就能夠提供 80 Gbps乃至更高的吞吐量。

　　使用 JESD204B 等接口的串行連接 I/O 器件的興起，確實給電子戰(zhàn)的部分細分應用帶來了不足，例如數(shù)字化射頻存儲器 （DRFM）。因數(shù)據(jù)流水線較長，串行接口不可避免地會帶來更大的

　　時延。對 DRFM 應用來說，數(shù)據(jù)輸入到數(shù)據(jù)輸出之間的時延是一個根本性的性能參數(shù)。雖然各種串行連接器件之間的時延往往有很大不同，新一代器件會讓數(shù)據(jù)以越來越快的速度穿過流水線，其中部分器件有望具備調(diào)節(jié)流水線深度的能力。究竟能實現(xiàn)多大的改進，仍有待觀望。