本文主要介紹嵌入式系統(tǒng)的一些基礎(chǔ)知識，從嵌入式系統(tǒng)基礎(chǔ)，包括嵌入式系統(tǒng)的定義、嵌入式系統(tǒng)的組成、實時系統(tǒng)、邏輯電路基礎(chǔ)以及接口技術(shù)兩方面介紹，希望對各位有幫助。

　　嵌入式系統(tǒng)基礎(chǔ)

　　1、嵌入式系統(tǒng)的定義

　?。?）定義：以應(yīng)用為中心，以計算機(jī)技術(shù)為基礎(chǔ)，軟硬件可裁剪，適應(yīng)應(yīng)用系統(tǒng)對功能、可靠性、成本、體積、功耗嚴(yán)格要求的專用計算機(jī)系統(tǒng)。

　　（2）嵌入式系統(tǒng)發(fā)展的4個階段：無操作系統(tǒng)階段、簡單操作系統(tǒng)階段、實時操作系統(tǒng)階段、面向Internet階段。

　?。?）知識產(chǎn)權(quán)核（IP核）：具有知識產(chǎn)權(quán)的、功能具體、接口規(guī)范、可在多個集成電路設(shè)計中重復(fù)使用的功能模塊，是實現(xiàn)系統(tǒng)芯片（SOC）的基本構(gòu)件。

　?。?）IP核模塊有行為、結(jié)構(gòu)和物理3級不同程度的設(shè)計，對應(yīng)描述功能行為的不同可以分為三類：軟核、固核、硬核。

　　2、嵌入式系統(tǒng)的組成

　　包含：硬件層、中間層、系統(tǒng)軟件層和應(yīng)用軟件層

　　（1）硬件層：嵌入式微處理器、存儲器、通用設(shè)備接口和I/O接口。

　　嵌入式核心模塊＝微處理器＋電源電路＋時鐘電路＋存儲器

　　Cache：位于主存和嵌入式微處理器內(nèi)核之間，存放的是最近一段時間微處理器使用最多的程序代碼和數(shù)據(jù)。它的主要目標(biāo)是減小存儲器給微處理器內(nèi)核造成的存儲器訪問瓶頸，使處理速度更快。

　?。?）中間層（也稱為硬件抽象層HAL或者板級支持包BSP）。

　　它將系統(tǒng)上層軟件和底層硬件分離開來，使系統(tǒng)上層軟件開發(fā)人員無需關(guān)系底層硬件的具體情況，根據(jù)BSP層提供的接口開發(fā)即可。

　　BSP有兩個特點(diǎn)：硬件相關(guān)性和操作系統(tǒng)相關(guān)性。

　　設(shè)計一個完整的BSP需要完成兩部分工作：

　　A、 嵌入式系統(tǒng)的硬件初始化和BSP功能。

　　片級初始化：純硬件的初始化過程，把嵌入式微處理器從上電的默認(rèn)狀態(tài)逐步設(shè)置成系統(tǒng)所要求的工作狀態(tài)。

　　板級初始化：包含軟硬件兩部分在內(nèi)的初始化過程，為隨后的系統(tǒng)初始化和應(yīng)用程序建立硬件和軟件的運(yùn)行環(huán)境。

　　系統(tǒng)級初始化：以軟件為主的初始化過程，進(jìn)行操作系統(tǒng)的初始化。

　　B、 設(shè)計硬件相關(guān)的設(shè)備驅(qū)動。

　?。?）系統(tǒng)軟件層：由RTOS、文件系統(tǒng)、GUI、網(wǎng)絡(luò)系統(tǒng)及通用組件模塊組成。

　　RTOS是嵌入式應(yīng)用軟件的基礎(chǔ)和開發(fā)平臺。

　?。?）應(yīng)用軟件：由基于實時系統(tǒng)開發(fā)的應(yīng)用程序組成。

　　3、實時系統(tǒng)

　?。?）定義：能在指定或確定的時間內(nèi)完成系統(tǒng)功能和對外部或內(nèi)部、同步或異步時間做出響應(yīng)的系統(tǒng)。

　?。?）區(qū)別：通用系統(tǒng)一般追求的是系統(tǒng)的平均響應(yīng)時間和用戶的使用方便；而實時系統(tǒng)主要考慮的是在最壞情況下的系統(tǒng)行為。

　　（3）特點(diǎn)：時間約束性、可預(yù)測性、可靠性、與外部環(huán)境的交互性。

　?。?）硬實時（強(qiáng)實時）：指應(yīng)用的時間需求應(yīng)能夠得到完全滿足，否則就造成重大安全事故，甚至造成重大的生命財產(chǎn)損失和生態(tài)破壞，如：航天、軍事。

　?。?）軟實時（弱實時）：指某些應(yīng)用雖然提出了時間的要求，但實時任務(wù)偶爾違反這種需求對系統(tǒng)運(yùn)行及環(huán)境不會造成嚴(yán)重影響，如：監(jiān)控系統(tǒng)、實時信息采集系統(tǒng)。

　?。?）任務(wù)的約束包括：時間約束、資源約束、執(zhí)行順序約束和性能約束。

　　4、實時系統(tǒng)的調(diào)度

　?。?）調(diào)度：給定一組實時任務(wù)和系統(tǒng)資源，確定每個任務(wù)何時何地執(zhí)行的整個過程。

　?。?）搶占式調(diào)度：通常是優(yōu)先級驅(qū)動的調(diào)度，如uCOS。優(yōu)點(diǎn)是實時性好、反應(yīng)快，調(diào)度算法相對簡單，可以保證高優(yōu)先級任務(wù)的時間約束；缺點(diǎn)是上下文切換多。

　?。?）非搶占式調(diào)度：通常是按時間片分配的調(diào)度，不允許任務(wù)在執(zhí)行期間被中斷，任務(wù)一旦占用處理器就必須執(zhí)行完畢或自愿放棄，如WinCE。優(yōu)點(diǎn)是上下文切換少；缺點(diǎn)是處理器有效資源利用率低，可調(diào)度性不好。

　?。?）靜態(tài)表驅(qū)動策略：系統(tǒng)在運(yùn)行前根據(jù)各任務(wù)的時間約束及關(guān)聯(lián)關(guān)系，采用某種搜索策略生成一張運(yùn)行時刻表，指明各任務(wù)的起始運(yùn)行時刻及運(yùn)行時間。

　?。?）優(yōu)先級驅(qū)動策略：按照任務(wù)優(yōu)先級的高低確定任務(wù)的執(zhí)行順序。

　?。?）實時任務(wù)分類：周期任務(wù)、偶發(fā)任務(wù)、非周期任務(wù)。

　?。?）實時系統(tǒng)的通用結(jié)構(gòu)模型：數(shù)據(jù)采集任務(wù)實現(xiàn)傳感器數(shù)據(jù)的采集，數(shù)據(jù)處理任務(wù)處理采集的數(shù)據(jù)、并將加工后的數(shù)據(jù)送到執(zhí)行機(jī)構(gòu)管理任務(wù)控制機(jī)構(gòu)執(zhí)行。

　　5、嵌入式微處理器體系結(jié)構(gòu)

　　（1）馮諾依曼結(jié)構(gòu)：程序和數(shù)據(jù)共用一個存儲空間，程序指令存儲地址和數(shù)據(jù)存儲地址指向同一個存儲器的不同物理位置，采用單一的地址及數(shù)據(jù)總線，程序和數(shù)據(jù)的寬度相同。例如：8086、ARM7、MIPS…

　　（2）哈佛結(jié)構(gòu)：程序和數(shù)據(jù)是兩個相互獨(dú)立的存儲器，每個存儲器獨(dú)立編址、獨(dú)立訪問，是一種將程序存儲和數(shù)據(jù)存儲分開的存儲器結(jié)構(gòu)。例如：AVR、ARM9、ARM10…

　?。?）CISC與RISC的特點(diǎn)比較。

　　計算機(jī)執(zhí)行程序所需要的時間P可以用下面公式計算：

　　P=I×CPI×T

　　I：高級語言程序編譯后在機(jī)器上運(yùn)行的指令數(shù)。

　　CPI：為執(zhí)行每條指令所需要的平均周期數(shù)。

　　T：每個機(jī)器周期的時間。

　?。?）流水線的思想：在CPU中把一條指令的串行執(zhí)行過程變?yōu)槿舾芍噶畹淖舆^程在CPU中重疊執(zhí)行。

　?。?）流水線的指標(biāo)：

　　吞吐率：單位時間里流水線處理機(jī)流出的結(jié)果數(shù)。如果流水線的子過程所用時間不一樣長，則吞吐率應(yīng)為最長子過程的倒數(shù)。

　　建立時間：流水線開始工作到達(dá)最大吞吐率的時間。若m個子過程所用時間一樣，均為t，則建立時間T＝mt。

　　（6）信息存儲的字節(jié)順序

　　A、存儲器單位：字節(jié)（8位）

　　B、字長決定了微處理器的尋址能力，即虛擬地址空間的大小。

　　C、32位微處理器的虛擬地址空間位232，即4GB。

　　D、小端字節(jié)順序：低字節(jié)在內(nèi)存低地址處，高字節(jié)在內(nèi)存高地址處。

　　E、大端字節(jié)順序：高字節(jié)在內(nèi)存低地址處，低字節(jié)在內(nèi)存高地址處。

　　F、網(wǎng)絡(luò)設(shè)備的存儲順序問題取決于OSI模型底層中的數(shù)據(jù)鏈路層。

　　6、邏輯電路基礎(chǔ)

　?。?）根據(jù)電路是否具有存儲功能，將邏輯電路劃分為：組合邏輯電路和時序邏輯電路。

　?。?）組合邏輯電路：電路在任一時刻的輸出，僅取決于該時刻的輸入信號，而與輸入信號作用前電路的狀態(tài)無關(guān)。常用的邏輯電路有譯碼器和多路選擇器等。

　?。?）時序邏輯電路：電路任一時刻的輸出不僅與該時刻的輸入有關(guān)，而且還與該時刻電路的狀態(tài)有關(guān)。因此，時序電路中必須包含記憶元件。觸發(fā)器是構(gòu)成時序邏輯電路的基礎(chǔ)。常用的時序邏輯電路有寄存器和計數(shù)器等。

　?。?）真值表、布爾代數(shù)、摩根定律、門電路的概念。

　?。?）NOR（或非）和NAND（與非）的門電路稱為全能門電路，可以實現(xiàn)任何一種邏輯函數(shù)。

　?。?）譯碼器：多輸入多輸出的組合邏輯網(wǎng)絡(luò)。

　　每輸入一個n位的二進(jìn)制代碼，在m個輸出端中最多有一個有效。

　　當(dāng)m＝2n是，為全譯碼；當(dāng)m《2n時，為部分譯碼。

　?。?）由于集成電路的高電平輸出電流小，而低電平輸出電流相對比較大，采用集成門電路直接驅(qū)動LED時，較多采用低電平驅(qū)動方式。液晶七段字符顯示器LCD利用液晶有外加電場和無外加電場時不同的光學(xué)特性來顯示字符。

　?。?）時鐘信號是時序邏輯的基礎(chǔ)，它用于決定邏輯單元中的狀態(tài)合適更新。同步是時鐘控制系統(tǒng)中的主要制約條件。

　?。?）在選用觸發(fā)器的時候，觸發(fā)方式是必須考慮的因素。觸發(fā)方式有兩種：

　　電平觸發(fā)方式：具有結(jié)構(gòu)簡單的有點(diǎn)，常用來組成暫存器。

　　邊沿觸發(fā)方式：具有很強(qiáng)的抗數(shù)據(jù)端干擾能力，常用來組成寄存器、計數(shù)器等。

　　7、總線電路及信號驅(qū)動

　?。?）總線是各種信號線的集合，是嵌入式系統(tǒng)中各部件之間傳送數(shù)據(jù)、地址和控制信息的公共通路。在同一時刻，每條通路線路上能夠傳輸一位二進(jìn)制信號。按照總線所傳送的信息類型，可以分為：數(shù)據(jù)總線（DB）、地址總線（AB）和控制總線（CB）。

　?。?）總線的主要參數(shù)：

　　總線帶寬：一定時間內(nèi)總線上可以傳送的數(shù)據(jù)量，一般用MByte/s表示。

　　總線寬度：總線能同時傳送的數(shù)據(jù)位數(shù)（bit），即人們常說的32位、64位等總線寬度的概念，也叫總線位寬?？偩€的位寬越寬，總線每秒數(shù)據(jù)傳輸率越大，也就是總線帶寬越寬。

　　總線頻率：工作時鐘頻率以MHz為單位，工作頻率越高，則總線工作速度越快，也即總線帶寬越寬。

　　總線帶寬 ＝ 總線位寬×總線頻率/8， 單位是MBps。

　　常用總線：ISA總線、PCI總線、IIC總線、SPI總線、PC104總線和CAN總線等。

　?。?）只有具有三態(tài)輸出的設(shè)備才能夠連接到數(shù)據(jù)總線上，常用的三態(tài)門為輸出緩沖器。

　?。?）當(dāng)總線上所接的負(fù)載超過總線的負(fù)載能力時，必須在總線和負(fù)載之間加接緩沖器或驅(qū)動器，最常用的是三態(tài)緩沖器，其作用是驅(qū)動和隔離。

　?。?）采用總線復(fù)用技術(shù)可以實現(xiàn)數(shù)據(jù)總線和地址總線的共用。但會帶來兩個問題：

　　A、需要增加外部電路對總線信號進(jìn)行復(fù)用解耦，例如：地址鎖存器。

　　B、總線速度相對非復(fù)用總線系統(tǒng)低。

　?。?）兩類總線通信協(xié)議：同步方式、異步方式。

　?。?）對總線仲裁問題的解決是以優(yōu)先級（優(yōu)先權(quán)）的概念為基礎(chǔ)。