輸入配置 - 數(shù)字輸入串行器原理及輸入信號配置

針對某種應(yīng)用對數(shù)字輸入串行器進行配置時，只有兩個重要的參數(shù)，即輸入電流限制 I_IN-LIM和導通閾?V_IN-ON。這兩個參均通過外部電阻器 R_LIM??以及 R_IN0?到 ?R_IN7來進行調(diào)節(jié)。盡管 R_LIM定義所有八條輸入通道的電流限制，但也可以通過使用不同的 R_IN值，來單獨設(shè)定每條通道的導通閾值。

電流限制器內(nèi)部實現(xiàn)比較器功能，其閾值電流 I_TH與最大輸入電流 I_IN-LIM完全相同。利用一個反射系數(shù)為 n = 72 的電流鏡，通過基準電流 I_REF推導出 I_TH。由于 I_IN-LIM與 I_TH相同，因此最大輸入電流可以表示為：

??????????????????????????????????????? 方程式1

I_REF反過來又由內(nèi)部 1.25V 帶隙基準與外部電阻器 R_LIM的比計算得到：

.???????????????????????????? ???????方程式2

將方程式2?插入到方程式 1 中，得到 I_IN-LIM為 R_LIM的函數(shù)：

.??????????????????方程式3

求解方程式3?得到 R_LIM，即設(shè)置理想電流限制所需的電阻器值：

.???????????????????????????????????????????方程式4

現(xiàn)場輸入導通閾值電壓 V_IN-ON，與電流限制、輸入電阻器以及器件輸入的導通閾值電壓 V_IP-ON有關(guān)。V_IP-ON等于內(nèi)部電壓檢測比較器的固定 5.2V 基準電壓。因此，V_IP-ON可以表示為：

??????????????????????????方程式5

插入 V_IP-ON的數(shù)值，然后代入方程式3?的 I_IN-LIM計算結(jié)果，得到：

????????????????????????????????方程式6

然后求解 R_IN，得到設(shè)置規(guī)定電流限制條件下理想導通閾值所要求的輸入電阻器值：

?????????????????????????????方程式7

因此，針對各種應(yīng)用對 DIS 進行完全配置只需要兩個方程式，即方程式3?用于設(shè)置電流限制，而方程式7用于達到理想導通閾值電壓。根據(jù)這兩個方程式，表1?列出了不同輸入閾值電壓和電流限制的各種電阻器組合情況。

表1各種輸入配置

V_IN?[V]	V_IN-ON?[V]	I_IN-LIM[mA]	R_IN?[kΩ]	R_LIM?[kΩ]
12	5.2	2	0	44.8
34	5.2	2	0	44.8
34	10	2	2.4	44.8
48	24	2	9.4	44.8
100*	50	0.5	89.6	180
350*	150	0.5	290	180
?要求齊納鉗位*

表 1 中的星號表示非常高的輸入電壓會超出最大器件電壓 34V。這種情況下，IPx 和接地之間連接的 30V 齊納二極管可防止器件輸入毀壞。將開關(guān)閾值設(shè)定在輸入電壓范圍的中間，即 V_IN-ON?= V_IN-max/2，這時最大齊納電流將等于輸入電流限制，即 I_Z-max?= I_IN-LIM，同時總輸入電流將為電流限制的兩倍。

若想節(jié)能，需將電流限制設(shè)定為 0.5mA。很明顯，在這種低輸入電流情況下，將指示器 LED 連接至 Rex 輸出沒有意義，因為其不會亮起。相反，我們應(yīng)該將它們放置在 CMOS 輸出可以很容易地實現(xiàn) LED 驅(qū)動功能的控制器端。

串行接口

圖1?表明對于高達 24V 標稱值、或者 34V 最大值的總線電源來說，數(shù)字輸入串行器可以將總線電壓調(diào)低到 5V，以為數(shù)字隔離器或者微控制器提供充足的電源。但是，在高壓條件下，在DIS之前調(diào)低總線電源電壓，會極大地降低總功效。在非隔離應(yīng)用中，使用一個微型充電泵，并通過控制器電源為 DIS 提供備用電源，這樣做更利于提高能效。但是，在隔離式應(yīng)用中，要求一個隔離式 DC-DC 轉(zhuǎn)換器來穿過隔離層提供控制器電源。

實施電氣隔離的原因是，數(shù)字輸入串行器一般用于檢測遠距離安裝傳感器和信號源的輸出電壓，例如：AC 整流器的輸出，其接地電位明顯不同于本地控制器接地。將各種接地電位相互連接會引起大量接地環(huán)路電流流動。使用數(shù)字隔離器可以防止出現(xiàn)這種情況。

如前所述，DIS 數(shù)字接口的控制很容易實施。系統(tǒng)控制器只需通過其通用輸出端之一，向 DIS 的/LD 輸入端發(fā)送一個短且低活躍度的負載脈沖，旨在將當前的現(xiàn)場輸入狀態(tài)鎖存至 DIS 移位寄存器中。之后，它向 CLK 線路施加一個時鐘信號，以串行方式移出寄存器內(nèi)容。

如圖2?所示，DIS 的移位寄存器結(jié)構(gòu)通過簡單地將前面器件的串行輸出 SOP 連接至后面器件的串行輸入 SIP，實現(xiàn)以菊花鏈方式連接多個器件。這種方法允許進行高通道數(shù)目的緊湊型數(shù)字輸入模塊設(shè)計，同時其僅使用了一個串行接口。

一次讀取多個 DIS 器件的內(nèi)容時，較短的讀取周期時間便為基本要求，而標準微控制器 SPI 接口的最大速度已經(jīng)可以達到 10 MHz 或者 20 Mbps。但是，DIS 的串行接口可以支持高達 300 Mbps的數(shù)據(jù)速率，其甚至超出了一些高速隔離器的數(shù)據(jù)速率。因此，若想將讀取周期時間縮短至絕對最小值，便要求極高的時鐘頻率，同時還必須消除隔離器的傳播延遲。

正因如此，微控制器常常被現(xiàn)場可編程門陣列 (FPGA) 所取代，因為它不僅僅具有高時鐘頻率，而且還允許實現(xiàn)接收時鐘輸入（如圖 2 藍色線條所示）。然后，由 FPGA 發(fā)送的相同時鐘信號，經(jīng)過隔離器延遲，開始將寄存器內(nèi)容移出 DIS，同時與 SOP 信號一起通過另一個隔離器通道獲得反饋，從而保持接收時鐘和數(shù)據(jù)之間的相位關(guān)系。