一個簡單的PCI總線INTx中斷實現(xiàn)流程，如下圖所示。

1.     首先，PCI設備通過INTx邊帶信號產(chǎn)生中斷請求，經(jīng)過中斷控制器（Interrupt Controller，PIC）后，轉(zhuǎn)換為INTR信號，并直接發(fā)送至CPU；

2.     CPU收到INTR信號置位后，意識到了中斷請求的發(fā)生，但是此時并不知道是什么中斷請求。于是通過一個特殊的指令來查詢中斷請求信息，該過程一般被稱為中斷應答（Interrupt Acknowledge）；

3.     該特殊指令被發(fā)送至PIC后，PIC會返回一個8bits的中斷向量（Interrupt Vector）值給CPU。該中斷向量值與其發(fā)送的INTR請求是對應的；

4.     CPU收到來自PIC的中斷向量值后，會去其Memory中的中斷向量表（Interrupt Table）中查找對應的中斷服務程序（Interrupt Service Routines，ISR）在Memory的位置；

5.     然后CPU讀取ISR程序，進而處理該中斷。

上面的例子主要是基于早期的單核CPU設計的，并沒有考慮到目前多核CPU的情況。因此，在后續(xù)的PCI Spec中，將PIC替換為IO APIC（Advanced Programmed Interrupt Controller）。如下圖所示：

實際上，在PCIe總線中，傳統(tǒng)的中斷機制（INTx）已經(jīng)很少被使用，很多應用甚至直接將該功能禁止了。無論是在PCI總線（V2.3及以后的版本），還是PCIe總線中，都可以通過配置空間中的配置命令寄存器（Configuration Command Register來禁止INTx中斷機制），如下圖所示。不過，需要特別注意的是，雖然該bit的名稱為中斷禁止（Interrupt Disable），但是其只會影響INTx，對MSI/MSI-X不會造成影響。因為MSI/MSI-X的使能（或禁止）是通過配置空間中的MSI/MSI-X Capability Command Register來實現(xiàn)的，并且一旦使能了MSI/MSI-X，PCI總線/PCIe總線便會自動地禁止INTx。

并且可以通過配置狀態(tài)寄存器的中斷狀態(tài)（Interrupt Status）bit來確定當前的中斷狀態(tài)，如下圖所示：

INTx相關的寄存器在配置空間的位置如下圖所示，Interrupt Pin和Interrupt Line分別定義了中斷邊帶信號引腳號（INTA#~INTD#）和中斷向量號（IRQ0~IRQ255）。

然而，PCIe總線繼承了PCI總線的INTx中斷機制，但是在實際的PCIe設備之間的中斷信息傳輸中使用的并非邊帶信號INTx，而是基于消息（Message）的。其中Assert_INTx消息表示INTx信號的下降沿。Dessert_INTx消息表示INTx信號的上升沿。當發(fā)送這兩種消息時，PCIe設備還會將配置空間的相關中斷狀態(tài)bit的值更新。對于PCIe-PCI（X）橋設備來說，會將接收到的來自PCI/PCI-X總線的INTx信號轉(zhuǎn)換為消息，在往上級發(fā)送。一個簡單的例子如下圖所示：

INTx消息的格式為：

橋設備中的INTx消息的類型與設備號的映射關系如下圖所示：

對應的，一個簡單的例子如下：

當多個設備使用同一個中斷信號線時，只有先置位的設備會被中斷控制器響應。但是該中斷信號線，并不會因為其中一個設備的中斷請求得到響應便被清除，而是會等到所有的發(fā)送請求的設備的中斷請求都得到了響應之后。如下圖所示：