作者：劉毅男，張勝修，吳雪達

? ? ? 1 引言

隨著數(shù)字信號處理技術(shù)的飛速發(fā)展，模數(shù)轉(zhuǎn)換作為數(shù)字信號處理的前端，其重要作用日益凸顯。采用DSP器件TMS320C6416T，結(jié)合A／D轉(zhuǎn)換器THSl2082和SDRAMHY57V283220T實現(xiàn)高速通用數(shù)據(jù)采集存儲系統(tǒng)，該系統(tǒng)可為數(shù)字信號處理提供數(shù)字化前端，充分發(fā)揮高性能DSP在數(shù)字信號處理上的優(yōu)勢，廣泛應用于雷達、通信等領(lǐng)域。

2 器件簡介

2．1 TMS320C6416T簡介

TMS320C6416T型DSP工作主頻高達1 GHz，處理性能可達8 000 MI／s，片上存儲器采用兩級存儲器結(jié)構(gòu)，第一級存儲器包括相互獨立的程序和數(shù)據(jù)，只能用于CPU高速緩存訪問；第二級存儲器尋址空間為1 M字節(jié)，可以選擇配置為SRAM或2級Cache。片內(nèi)資源主要含有增強型直接存儲器訪問（EDMA）控制器、外部存儲器接口（EMIF）、主機接口（HPI）、通用目標輸入輸出（GPI0）、多通道緩沖串行接口（McBSP）、中斷選擇器、定時器、節(jié)電邏輯等。

2．2 THSl2082簡介

THSl2082是TI公司的可編程、雙通道、低功耗、內(nèi)置FIF0的8 MS/s采樣速率的12位并行高速A/D轉(zhuǎn)換器，可與DSP實現(xiàn)無縫鏈接。THSl2082含有兩路采樣保持器，可同時對兩路信號采樣保持，并按順序轉(zhuǎn)換各通道的采樣保持值。單通道最高采樣頻率可達8 MS/s。而同時采樣兩通道的模擬信號，其采樣頻率為4 MS／s。THSl2082內(nèi)部功能框圖如圖1所示。

THSl2082內(nèi)置2個控制寄存器（CRl和CR0），通過向內(nèi)部控制寄存器寫入特定的控制命令設定該器件的具體工作狀態(tài)。輸入引腳Dll／RAl和Dl0／RA0可作為內(nèi)部控制寄存器的地址線，并用于選擇控制寄存器CRO或CRl。內(nèi)置16字FIF0可編程設定采集多次數(shù)據(jù)后南DATA_AV信號線中斷CPU讀取數(shù)據(jù)，減少CPU讀取數(shù)據(jù)的巾斷次數(shù)，提高系統(tǒng)的實時性。THSl2082可采用內(nèi)部電壓和外部電壓供電，并由內(nèi)部寄存器控制。

3 系統(tǒng)硬件設計

3．1 數(shù)據(jù)采集電路設計

TMS320C6416T的外部存儲器接口（EMIFA、EMIFB）可與外部元件無縫鏈接，片外設備（存儲器或I／O）則通過外部存儲器接口（EMIF）進行訪問。其中EMIFB為16位存儲器總線，分成4個空間，即BCEO～BCE3，每個存儲空間可獨立配置。本系統(tǒng)設計采用EMIFB的BCE2存儲空間，最高工作頻率為133 MHz，工作時鐘來源為BECLKIN（外部輸入時鐘）、CPU時鐘四分頻（250 MHz）、CPU時鐘六分頻（167 MHz）。EMIFB接口信號如圖2所示，其中BECLKOUTl時鐘輸出和EMIFB輸入時鐘的頻率相同。BECLKOUT2輸出時鐘的頻率為EMIFB輸入時鐘頻率的1／2或114。BED［15：0］為16位數(shù)據(jù)總線，BEA［20：1］為20位外部地址總線。

設計時，THSl2082通過插座JDSP連接到EMIFB，片選信號CSO與BCE2相連，將THSl2082配置在EMIFB的BCE2中；THSl2082讀寫控制信號RD、WR（R／W）分別接EMIFB的BARE、BAWE；AINP、AINM為模擬輸入通道；外部輸入?yún)⒖茧妷旱恼摌OREFM、REFP分別通過電容接地；由于THSl2082的REFOUT為2．5V參考電壓輸出，將REFIN引腳接至REFOUT引腳，實現(xiàn)2．5 V標準電壓的輸入；DATA_AV數(shù)據(jù)有效信號與DSP的EXT-INT4相連，數(shù)據(jù)采集FIFO存滿后，申請中斷通知DSP讀取數(shù)據(jù)；THSl2082溢出信號OV_FL與DSP的EXT-INT5相連，表示有溢出，這時應處理溢出處理；12位數(shù)據(jù)線接EMIFB的BED［15：0］的低12位；A／D時鐘通過J_CLK插座接DSP的TOUTl定時器輸出，通過對DSP內(nèi)部定時器Timerl的編程產(chǎn)生8 MHz采樣時鐘，并根據(jù)采樣要求調(diào)整。THSl2082與TMS320C6416的接口電路如圖3所示。輸入信號時，系統(tǒng)可通過J_AINP或J AINM輸入，經(jīng)運算放大器AD8042AR將信號變換到THSl2082采樣范圍1．5~3．5V內(nèi)進行采樣，也可選擇通過J_DIF輸入，選擇差分模式采樣信號。

3．2 數(shù)據(jù)存儲電路設計

TMS320C6416T的EMIFA為64位存儲器總線，分成4個存儲空間ACEO~ACE3，每個存儲空間可獨立配置，無縫接口具有多種類型的存儲器（SRAM、ROM、SDRAM等）。EMIFA工作時鐘有：AECLKIN（外部輸入）、CPU時鐘四分頻（250 MHz）、CPU時鐘六分頻（167 MHz）。EMIFA接口信號如圖4所示。該系統(tǒng)設計選用同步存儲器SDRAM HY57V2―83220T，其容量為2 Mx32位。該器件的32位數(shù)據(jù)線與EMIFA的64位數(shù)據(jù)總線AED［0：63］的低32位AED［0：31］相連；12位地址線接EMIFA的20位地址總線的AEA［3：14］；片選信號CS接EMIFA的ACEO，將SDRAM配置在ACEO空間中；列、行地址選通信號CSA、RAS接EMIFA的ASDCAS、ASDRAS；信號WE接EMIFA的寫使能信號ASDWE；HY57V283220T的時鐘由AECLKOUTI提供，并與EMIFA的時鐘相同；CKE接ASDCKE，SDRAM時鐘使能，其接口電路如圖5所示。

4 系統(tǒng)軟件設計

系統(tǒng)軟件設計主要是對DSP TMS320C6416T編程，應用軟件CCS 3．3配置其內(nèi)部資源，產(chǎn)生A/D轉(zhuǎn)換器的讀寫時序，寫入控制字，讀取采樣結(jié)果進而處理數(shù)字信號。系統(tǒng)上電后，首先初始化A/D轉(zhuǎn)換器寫入控制字，進而DSP產(chǎn)生時鐘信號，啟動A／D轉(zhuǎn)換器進行采樣，待FIF0數(shù)據(jù)存滿后中斷DSP，DSP通過EDMA控制器從數(shù)據(jù)總線讀取數(shù)據(jù)，并且保存在SDRAM單元。對存儲單元的采樣數(shù)據(jù)進行一定的算法處理，如頻譜分析等。該系統(tǒng)驅(qū)動軟件流程如圖6所示。

系統(tǒng)測試是對1 MHz頻率信號進行采樣，將采樣值存入存儲單元SDRAM，計算機通過TMS320C6416T的JTAG接口訪問存儲單元，將數(shù)據(jù)讀回并做FFT分析，分析結(jié)果表明完全符合輸入正弦波，波形無失真，信噪比好，特別適用于數(shù)字信號處理前端的模數(shù)轉(zhuǎn)換器。

5 結(jié)語

THSl2082是高度靈活的雙通道A／D轉(zhuǎn)換器，結(jié)合高性能DSP TMS320C6416T以及SDRAM HY57V283220T構(gòu)成高速數(shù)據(jù)采集存儲系統(tǒng)。實驗表明，該系統(tǒng)能夠?qū)崿F(xiàn)數(shù)字信號處理前端的模數(shù)轉(zhuǎn)換，可應用于多種領(lǐng)域。

責任編輯：gt