第一作者：謝意維，洪仕瀚

　　通信作者：戴道鋅

　　研究背景

　　芯片尺度的可編程光信號(hào)處理器被認(rèn)為是光信號(hào)處理的強(qiáng)大引擎，其旨在設(shè)計(jì)通用的集成光子線路來(lái)實(shí)現(xiàn)各種功能，如電信、雷達(dá)、激光雷達(dá)、子和人工智能。硅光子學(xué)因其CMOS兼容性、高集成密度以及高熱調(diào)諧效率而被認(rèn)為是實(shí)現(xiàn)大規(guī)?？删幊坦鈱W(xué)處理器的最有理想的選擇之一。目前已經(jīng)報(bào)道了各種可編程硅光子處理器的光子集成拓?fù)淦骷?，其中包括有限沖激響應(yīng)濾波器（FIR）、 基 于MZI光開關(guān)級(jí)聯(lián)的延遲線以及亞波長(zhǎng)光柵波導(dǎo)、陣列波導(dǎo)光柵、級(jí)聯(lián)微環(huán)諧振器和基于MZI的平方/六邊形/三角形網(wǎng)格網(wǎng)絡(luò)。

　　然而，開發(fā)具有大量調(diào)諧元件的大規(guī)?？删幊坦鈱W(xué)集成電路仍然面臨很大挑戰(zhàn)，主要。是：如何降低硅光波導(dǎo)的損耗以實(shí)現(xiàn)大規(guī)模芯片制備，并且如何有效降低由于制造缺陷造成的熱調(diào)元件隨機(jī)相位誤差以實(shí)現(xiàn)低能耗易操作的可編程芯片。

圖1?可編程片上信號(hào)處理器的結(jié)構(gòu)圖

圖2 (a)基于光延遲線的4通道光子波束形成器的重構(gòu)(I2端口輸入，4個(gè)探測(cè)器輸出)；(b)實(shí)驗(yàn)設(shè)置。測(cè)量延遲線第一通道所有32種延遲狀態(tài)下微波信號(hào)的相位響應(yīng)(c)和群延遲響應(yīng)(d)。在18 GHz時(shí)，所有四個(gè)信道的延遲變化(e)和測(cè)量的S21 (f)

圖3 (a)任意頻譜產(chǎn)生器的重構(gòu)(I4端口輸入，O3端口輸出)；濾波器頻譜響應(yīng)測(cè)量: (b)-(d)濾波器自由光譜范圍可調(diào)諧性的演示；(e)濾波器通帶整形的演示

該工作以“Low-loss chip-scale programmable silicon photonic processor”為題發(fā)表在Opto-Electronic Advances?（光電進(jìn)展）2023年第3期。

編輯：黃飛

?