摘要： 采用VHDL語言和圖形輸入設(shè)計(jì)方法，給出了用CPLD在遠(yuǎn)程多路數(shù)據(jù)采集系統(tǒng)中實(shí)現(xiàn)地址譯碼、串口擴(kuò)展、模塊測試、模數(shù)轉(zhuǎn)換以及高位數(shù)據(jù)處理等功能的具體方法，同時(shí)簡要介紹了遠(yuǎn)程多路數(shù)據(jù)采集系統(tǒng)的工作原理及軟、硬件框架。

關(guān)鍵詞： CPLD；單片機(jī)；譯碼；RS-232；VHDL； EPM7256SQC208

ＣＰＬＤ(Ｃｏｍｐｌｅｘ Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ?復(fù)雜可編程邏輯器件)是在傳統(tǒng)的ＰＡＬ、ＧＡＬ基礎(chǔ)上發(fā)展起來的。目前，ＣＰＬＤ已在通訊、ＤＳＰ及微機(jī)系統(tǒng)中有著非常廣泛的應(yīng)用，它不僅可使設(shè)計(jì)的產(chǎn)品小型化、集成化和穩(wěn)定可靠，而且還具有在系統(tǒng)或在芯片直接編程的能力，從而使電子系統(tǒng)的設(shè)計(jì)、開發(fā)、更新與維護(hù)變得更為方便，更便于裝配和批量生產(chǎn)。因此，利用ＣＰＬＤ可大大縮短設(shè)計(jì)周期，減少設(shè)計(jì)費(fèi)用，降低設(shè)計(jì)風(fēng)險(xiǎn)。遠(yuǎn)程多路數(shù)據(jù)采集系統(tǒng)，不但需要較多的片選信號，而且模塊測試所占用的Ｉ／Ｏ口資源也較多，用一般的芯片較難實(shí)現(xiàn)，而用ＣＰＬＤ／ＦＰＧＡ則不但可以較好地實(shí)現(xiàn)其功能，而且還可大大提高設(shè)計(jì)能力和設(shè)計(jì)效率。

１　系統(tǒng)組成思路

本遠(yuǎn)程多路數(shù)據(jù)采集系統(tǒng)以Ａｌｔｅｒａ公司７０００Ｓ系列ＣＰＬＤ產(chǎn)品中的ＥＰＭ７２５６ＳＱＣ２０８－１０為控制核心，并由Ａ／Ｄ(模擬量采集)模塊、ＤＩ(數(shù)字量采集)模塊、Ｄ／Ａ(模擬量輸出)模塊、ＤＯ(數(shù)字量輸出)模塊、ＭＣＵ模塊、電源模塊及Ｉ／Ｏ接口模塊組成，其系統(tǒng)組成原理圖如圖１所示。

圖中，ＭＣＵ模塊主要由ＣＡＮ總線模塊、ＲＳ－４８５模塊、ＲＳ－２３２模塊、時(shí)鐘和復(fù)位模塊、ＣＰＬＤ模塊等組成，ＭＣＵ模塊的電路原理圖如圖２所示。該遠(yuǎn)程多路數(shù)據(jù)采集系統(tǒng)的Ｉ／Ｏ接口板共有１４個(gè)插槽，其中１２個(gè)插槽可實(shí)現(xiàn)Ａ／Ｄ模塊、Ｄ／Ａ模塊、ＤＩ模塊、ＤＯ模塊等四種模塊的任意配置。因此，單個(gè)數(shù)據(jù)采集系統(tǒng)最大可采集１９２路模擬量或１９２路數(shù)字量，也可以提供最大９６路模擬量輸出或１９２路數(shù)字量輸出。多個(gè)數(shù)據(jù)采集系統(tǒng)也可以根據(jù)實(shí)際和現(xiàn)場需要通過ＣＡＮ總線、ＲＳ－４８５總線或ＲＳ－２３２總線進(jìn)行連接，從而實(shí)現(xiàn)上百個(gè)或上千個(gè)采集頻率不高的遠(yuǎn)程數(shù)據(jù)采集。該遠(yuǎn)程多路數(shù)據(jù)采集系統(tǒng)可采集０～５Ｖ的電壓信號和４～２０ｍＡ的電流信號，數(shù)字量輸出電平為１２Ｖ，可直接控制１２Ｖ的繼電器。

顯而易見，傳統(tǒng)的設(shè)計(jì)思路不但要使用大量的外圍芯片，而且需要主處理器直接控制各種采集模塊和控制模塊，并完成各模塊和通道的自檢。因此，這種解決方案需要占用主處理器大量的Ｉ／Ｏ資源和處理時(shí)間。然而，一般處理器的 Ｉ／Ｏ資源極其有限，而且又要求大量的匯編軟件配合，這就使設(shè)計(jì)移植變得比較困難；此外，由于Ｉ／Ｏ的頻繁操作也不利于系統(tǒng)調(diào)度軟件的設(shè)計(jì)和其他軟件模塊的實(shí)時(shí)執(zhí)行，因而在現(xiàn)場更難以組成分布式控制管理系統(tǒng)（ＦＣＳ）?？梢?，如果采用傳統(tǒng)的設(shè)計(jì)方法，不但使系統(tǒng)設(shè)計(jì)較為龐大，而且開發(fā)成本高、設(shè)計(jì)周期長、設(shè)計(jì)效率低。所以，傳統(tǒng)的設(shè)計(jì)思路在遠(yuǎn)程多路數(shù)據(jù)采集系統(tǒng)中是不可取的，而使用ＣＰＬＤ或ＦＰＧＡ器件則可以較好地解決上述問題。

２?。茫校蹋脑O(shè)計(jì)

２．１ 頂層軟件設(shè)計(jì)

上述功能可在ＭＡＸ＋ＰＬＵＳＩＩ ９．５環(huán)境下設(shè)計(jì)完成。該系統(tǒng)的軟件設(shè)計(jì)采用“自頂向下”、“軟硬兼施”的設(shè)計(jì)方法，主要設(shè)計(jì)了五大功能模塊，分別是ＤＥＣＯＤＥ?地址譯碼?模塊、ＡＤ?模擬量輸入數(shù)據(jù)處理?模塊。ＤＡＴＡ?數(shù)據(jù)處理?模塊、ＴＥＳＴ?模塊自動識別?模塊、ＵＡＲＴ?串口擴(kuò)展?模塊，其設(shè)計(jì)原理圖如圖３所示。其中譯碼模塊用于完成處理器對ＣＰＬＤ片內(nèi)和片外模塊的尋址和譯碼，這是一種簡單的譯碼邏輯和觸發(fā)電路，共產(chǎn)生３４個(gè)片選信號。ＡＤ模塊用于完成對１０位Ａ／Ｄ 轉(zhuǎn)換芯片ＴＬＶ１５７８高位Ｄ８、Ｄ９的處理以及實(shí)現(xiàn)Ｄ９／Ａ１、Ｄ８／Ａ０的分時(shí)復(fù)用，是一般組合邏輯電路和數(shù)據(jù)緩沖及鎖存電路。ＴＥＳＴ模塊用于完成對各種模塊的自動識別，包括識別某一插槽有無模塊以及具體是何種模塊，該模塊共需處理３６個(gè)測試信號。ＤＡＴＡ模塊用于簡單處理各種數(shù)據(jù)，包括數(shù)據(jù)的緩沖、鎖存以及驅(qū)動放大等。由于該系統(tǒng)中單片機(jī)的串口被ＲＳ－４８５占用，因此，ＵＡＲＴ模塊一般用于實(shí)現(xiàn)ＲＳ－２３２串口擴(kuò)展。

２．２ 底層軟件設(shè)計(jì)

底層軟件設(shè)計(jì)是基于頂層軟件中五大功能模塊而設(shè)計(jì)的，其中ＵＡＲＴ模塊設(shè)計(jì)采用ＶＨＤＬ語言描述完成，而ＤＥＣＯＤＥ模塊、ＴＥＳＴ模塊、ＤＡＴＡ模塊和ＡＤ模塊由于原理和時(shí)序相對簡單，則采用圖形輸入設(shè)計(jì)方法，并通過編譯、綜合、仿真后生成底層設(shè)計(jì)文件（即生成相應(yīng)的設(shè)計(jì)符號＊．ｓｙｍ），以供頂層設(shè)計(jì)調(diào)用。

為了突出重點(diǎn)，這里只簡單介紹ＵＡＲＴ模塊的底層設(shè)計(jì)。ＵＡＲＴ模塊是一個(gè)８位全雙工異步接收發(fā)送器模塊，該模塊主要由四個(gè)子模塊構(gòu)成，即并入串出模塊、串入并出模塊、接口模塊、時(shí)鐘產(chǎn)生模塊。該ＵＡＲＴ模塊的主要功能是：從計(jì)算機(jī)接收８位并行數(shù)據(jù)并發(fā)送到串口輸出；二是從串口讀入外部串行數(shù)據(jù)并將其轉(zhuǎn)換為８位并行數(shù)據(jù)送到計(jì)算機(jī)。

并入串出操作由輸入信號的高電平觸發(fā)的，串行輸出結(jié)束后，結(jié)束信號變?yōu)椤?。而串入并出操作則由串行輸入的下降沿觸發(fā)，且串行輸入要保持低電平持續(xù)半個(gè)周期以上。此半周期時(shí)鐘同時(shí)可作為輸入移位時(shí)鐘，８位數(shù)據(jù)輸入結(jié)束后，結(jié)束信號變?yōu)椤?并維持到下次數(shù)據(jù)輸入。數(shù)據(jù)口是８位雙向三態(tài)Ｉ／Ｏ口。

時(shí)鐘產(chǎn)生模塊產(chǎn)生的時(shí)鐘用于并入串出模塊和串入并出模塊。在串入并出操作中，工作時(shí)鐘只有高于移位時(shí)鐘，才能檢測是否開始一次新的輸入過程，因此，工作時(shí)鐘是移位時(shí)鐘的４倍。其時(shí)鐘產(chǎn)生模塊的ＶＨＤＬ源程序如下：

ＬＩＢＲＡＲＹ ＩＥＥＥ;

ＵＳＥ ＩＥＥＥ．ＳＴＤ_ＬＯＧＩＣ_１１６４．ＡＬＬ ; ?

ＥＮＴＩＴＹ ｃｌｋｇｅｎ ＩＳ

ＰＯＲＴ (ｉｃｌｋ,ｏｃｌｋ:ＢＵＦＦＥＲ ＳＴＤ_ＬＯＧＩＣ);?

ＥＮＤ ｃｌｋｇｅｎ;

ＡＲＣＨＩＴＥＣＴＵＲＥ ｃｌｋ ＯＦ ｃｌｋｇｅｎ ＩＳ

ＳＩＧＮＡＬ ｉｃｌｋ_ｌａｇ,ｏｃｌｋ_ｌａｇ:ＴＩＭＥ:＝０ ｎｓ;

ＳＩＧＮＡＬ ｔｅｍｐ_ｉｃｌｋ,ｔｅｍｐ_ｏｃｌｋ:ＳＴＤ_ＬＯＧＩＣ;

ＢＥＧＩＮ

ＰＲＯＣＥＳＳ(ｔｅｍｐ_ｉｃｌｋ,ｔｅｍｐ_ｏｃｌｋ)

ＢＥＧＩＮ

ｔｅｍｐ_ｉｃｌｋ＜＝ＮＯＴ ｔｅｍｐ_ｉｃｌｋ ＡＦＴＥＲ ｉｃｌｋ_ｌａｇ／４;

ｔｅｍｐ_ｏｃｌｋ＜＝ＮＯＴ ｔｅｍｐ_ｏｃｌｋ ＡＦＴＥＲ ｏｃｌｋ_ ｌａｇ;

ＥＮＤ ＰＲＯＣＥＳＳ;

ｉｃｌｋ＜＝ｔｅｍｐ_ｉｃｌｋ;

ｏｃｌｋ＜＝ｔｅｍｐ_ｏｃｌｋ;

ＥＮＤ ｃｌｋ;

限于篇幅，ＵＡＲＴ模塊的其它底層模塊設(shè)計(jì)這里不作一一介紹。

圖3

３　系統(tǒng)仿真和驗(yàn)證

軟件設(shè)計(jì)完成后，可根據(jù)Ｐｒｏｔｅｌ９９ＳＥ中的電路原理圖進(jìn)行引腳鎖定，然后啟動編譯程序來編譯項(xiàng)目。編譯器將進(jìn)行錯(cuò)誤檢查、網(wǎng)表提取、邏輯綜合和器件適配，然后進(jìn)行行為仿真、功能仿真和時(shí)序仿真。最后采用并口下載電纜ＢｙｔｅＢｌａｓｔｅｒ并通過ＪＴＡＧ編程方式將ｔｏｐ．ｐｏｆ文件下載到ＥＰＭ７２５６ＳＱＣ２０８－１０芯片中，從而生成硬件電路。４　結(jié)束語

為了將該遠(yuǎn)程多路數(shù)據(jù)采集系統(tǒng)應(yīng)用到污水處理自動控制系統(tǒng)中，筆者設(shè)計(jì)了以計(jì)算機(jī)為核心的分布式控制管理系統(tǒng)（ＦＣＳ），從而高性價(jià)比地實(shí)現(xiàn)了污水處理設(shè)備的自動化控制和信息化管理，穩(wěn)定可靠地發(fā)揮了污水處理設(shè)備的作用，實(shí)現(xiàn)了現(xiàn)場數(shù)據(jù)信息傳遞的完全數(shù)字化，同時(shí)保證了數(shù)據(jù)采集的準(zhǔn)確性和控制功能的可靠性。

借助先進(jìn)的ＭＡＸ＋ＰＬＵＳＩＩ ＥＤＡ設(shè)計(jì)軟件和高可靠性的ＣＰＬＤ／ＦＰＧＡ芯片開發(fā)的這種分布式控制管理系統(tǒng)，不但可大大節(jié)省電路開發(fā)費(fèi)用，而且能提高設(shè)計(jì)效率，同時(shí)還可有效實(shí)現(xiàn)電路的數(shù)字化與微型化。