基于FPGA的光電抗干擾電路設計方案

基于FPGA的光電抗干擾電路設計方案

光電靶的基本原理是：當光幕內(nèi)的光通量發(fā)生足夠大的變化時，光電傳感器會響應這種變化而產(chǎn)生電信號。這就是說，一些非彈丸物體在穿過光幕時也會使得光幕內(nèi)光通量發(fā)生變化以至光電傳感器產(chǎn)生電信號。從原理上，這種現(xiàn)象并非異常，而對測試來講則屬于干擾。在具體靶場測試中，當干擾嚴重時會導致測試根本無法進行。因此，如何排除干擾，保證系統(tǒng)的正常運行，是一個必須解決的問題。

紅外密集度光電立靶測試系統(tǒng)是一種新型的用于測量低伸彈道武器射擊密集度的測試系統(tǒng)，既測試無須進行任何特殊處理的金屬彈丸，又可測試非金屬彈丸，更有反映靈敏、精度高而穩(wěn)定、操作簡單、容易維護等優(yōu)點，已被許多靶場投入使用。

理論分析

光電靶在工作時，光電傳感器響應光幕內(nèi)光通量的變化，將其轉(zhuǎn)變?yōu)槲⑷醯碾娦盘?，?jīng)過放大后，進入電壓比較器，當其幅值高于預定基準時，電壓比較器翻轉(zhuǎn)，產(chǎn)生觸發(fā)脈沖。

由于隨同彈丸穿過光幕的細小物體和外界光線變化產(chǎn)生的信號幅值較小，通過對電壓比較器設置合適的比較門限便可濾除這種信號。在靶廠實際測試中，這種干擾信號幅值一般小于0.8V，在電路中只要將電壓比較器的門限電平設為0.8V便可消除這種干擾。

根據(jù)光電靶的工作原理，穿過光幕的飛行物體速度不同，遮擋光幕的時間就不同，在電路中表現(xiàn)為比較器后產(chǎn)生的方波脈沖的寬度不同。與彈丸相比，蚊蟲的飛行速度要低得多，當其穿過光幕時，產(chǎn)生的方波脈沖的寬度要比彈丸產(chǎn)生得寬；在亞音速彈測試中，彈丸速度低于聲速，由聲波引起的脈沖寬度小于彈丸產(chǎn)生的方波脈沖寬度。因此，從原理上在比較器后利用濾波電路濾除干擾信號是可能的。

利用FPGA實現(xiàn)濾波及抗干擾

整個電路的主要功能是抗沖擊波和蚊蟲干擾，并把有效彈丸信號變成脈寬為50μs的信號輸出到下級處理電路。設計中采用的芯片是MAX7000系列的EPM7128SLC84-15芯片。下面就如何實現(xiàn)濾波和抗干擾作詳細介紹。

1 電路原理

當有物體穿過光幕時，所產(chǎn)生方波的脈沖寬度為：T=(L+D)/V。式中，L為飛行物的長度，D為光幕面的厚度，V為飛行物的速度。沖擊波以聲速計算，V為340m/s，D=3mm，則可知沖擊波穿過光幕產(chǎn)生的方波信號脈沖寬度為：T1=D/V≌8.8μs；若V=330m/s,則T1≌9.1μs。蚊蟲等飛行物飛行速度V為20m/s，物體長度L大約為10mm，則可知蚊蟲飛過光幕產(chǎn)生的方波信號脈沖寬度為T2≌650μs。紅外密集度立靶測試系統(tǒng)測試彈丸彈速范圍為200～1200m/s,主要用于5.8mm、7.62mm、9mm三種彈；沖擊波的影響主要產(chǎn)生于對9mm×19mm的手槍彈的測量，該彈丸彈速約為320m/s。根據(jù)彈速和彈長，可知彈丸穿過光幕產(chǎn)生的方波信號脈沖寬度范圍為T3=37.5μs。

根據(jù)靶場實際測試情況，彈丸穿過光幕時產(chǎn)生的方波信號脈沖寬度基本都小于150μs且大于10μs，則可以認為脈沖寬度大于150μs小于10μs的信號為無效信號，可以剔除，此時可將蚊蟲干擾信號和沖擊波信號濾除，達到抗干擾的目的。

2抗沖擊波電路

濾除沖擊波電路如圖1所示。當PULSE_IN端出現(xiàn)一個正跳變時，上跳沿使得觸發(fā)器D1的輸出端產(chǎn)生高電平信號，則啟動計數(shù)器開始計數(shù)。當計數(shù)器計滿后，計數(shù)器輸出端產(chǎn)生一個正跳變，上升沿使得觸發(fā)器D3的輸出端產(chǎn)生一個高電平信號，將這兩個信號相與得到輸出信號PULSE_OUT1。當PULSE_IN的下降沿到來時將計數(shù)器和三個觸發(fā)器同時清零，等待下一個信號到來。由圖2可知，當PULSE_IN的脈寬小于設定計時寬度時，認為干擾信號PULSE_OUT1為低；當PULSE_IN的脈寬大于設定計時寬度時且仍為高時，認為信號有效，PULSE_OUT1為高且在PULSE_IN的下降沿變?yōu)榈碗娖?，等待下一信號的到來?/p>

圖1 濾除沖擊波電路

圖2 抗沖擊波電路仿真波形圖

3 抗“蚊蟲”干擾電路

當PULSE_OUT1有一個正跳變時，計數(shù)器開始計數(shù)，若計數(shù)器計滿則計數(shù)器cout端將有一個正跳變，經(jīng)反相后加在觸發(fā)器D4的Q輸入端。在PULSE_OUT1的下降沿到來時，觸發(fā)器D4的輸出端仍輸出低電平信號，輸出信號PULSE_OUT2為低，即若PULSE_OUT1的脈沖寬度不小于計數(shù)器計時寬度時，PULSE_OUT2端將輸出低電平信號；若計數(shù)器未計滿則cout 端將不會有上升沿，觸發(fā)器D4的Q輸入端為高，在PULSE_OUT1的下降沿使觸發(fā)器D4的輸出端為高時，輸出信號PULSE_OUT2為高。在PULSE_OUT1上升沿到來時，觸發(fā)器D6的輸出端輸出為高經(jīng)反相器后將觸發(fā)器D4和D6同時清零，等待下一信號的到來。

4 脈寬設定電路

為了保證彈丸穿過光幕產(chǎn)生的脈沖信號能夠非常適合后續(xù)處理電路的需要，在設計中將彈丸穿過光幕產(chǎn)生的脈沖信號均變?yōu)槊}寬為50μs的脈沖信號再輸出給后續(xù)電路。

當PULSE_OUT2有一個正跳變時，觸發(fā)器D7的輸出端輸出高電平，并啟動計數(shù)器。當計數(shù)器計滿時，計數(shù)器cout出現(xiàn)上升沿，觸發(fā)器D8的輸出端輸出高電平，此高電平信號將計數(shù)器清零，同時經(jīng)反相器反相后接到觸發(fā)器D7和D8清零端，將觸發(fā)器D7和D8清零。

整個電路的作用就是，當PULSE_IN上跳沿到來后，先經(jīng)過抗沖擊波電路，若信號脈寬大于10μs，則啟動抗蚊蟲干擾電路；若信號脈寬大于150μs，輸出PULSE_OUT為低電平信號；若脈寬小于150μs，則經(jīng)過脈寬設定電路變成寬度為50μs的信號輸出。

通過分析可知應用FPGA器件所設計的抗干擾電路具有可靈活調(diào)節(jié)信號的脈寬修改方便、對輸入信號的脈寬適應能力強可調(diào)節(jié)范圍大、輸出的脈沖寬度和幅值穩(wěn)定準確的特點。