本文設(shè)計(jì)了基于FPGA的X射線安檢設(shè)備控制器，該控制器通過(guò)加載Thin TCP/IP接入以太網(wǎng)，使得多臺(tái)PC共同對(duì)可疑物品的圖像數(shù)據(jù)進(jìn)行分析，進(jìn)而提高鑒別精度。

　　工作原理及控制要求

　　X射線安檢設(shè)備主要由X射線源、傳送裝置、控制器、X射線線性陣列探測(cè)卡、以太網(wǎng)控制器(CS8900A)、屏蔽輻射所需的機(jī)械裝置、裝有該設(shè)備配套軟件的PC等組成，X射線安檢設(shè)備原理如圖1所示。

　　圖1中，當(dāng)控制器產(chǎn)生X射線觸發(fā)信號(hào)時(shí)，X射線源發(fā)出圓錐形X射線束，該射線束經(jīng)準(zhǔn)直器后變?yōu)樯刃纹矫嫔渚€束。射線束穿過(guò)傳送帶上待檢測(cè)物，X射線部分能量被吸收，最后轟擊X射線線性陣列探測(cè)卡上的晶體管。被檢測(cè)物體以某一速度相對(duì)于探測(cè)卡和X射線源移動(dòng)時(shí)，探測(cè)卡逐行采集經(jīng)過(guò)物體的射線，晶體-光電二極管將X射線轉(zhuǎn)換成一個(gè)正比于所吸收的X射線流量和能量的電流信號(hào)，經(jīng)放大和積分后，得到一個(gè)正比于積分電流乘積分時(shí)間的電壓，再經(jīng)A/D轉(zhuǎn)換后送往圖像數(shù)據(jù)處理單元。

　　圖1 X射線安檢設(shè)備原理示意圖

　　CS8900A工作原理

　　CS8900A是一個(gè)集成了ISA總線接口的10Base-T以太網(wǎng)控制器。發(fā)送數(shù)據(jù)時(shí)，可以采用中斷模式和查詢方式。如果采用中斷模式發(fā)送數(shù)據(jù)幀，在收到主機(jī)發(fā)來(lái)的命令后檢測(cè)內(nèi)部空間，若空間足夠大，芯片通知主機(jī)傳送數(shù)據(jù)，主機(jī)接到通知后發(fā)送數(shù)據(jù)包。發(fā)送過(guò)程中由CS8900A自動(dòng)為要發(fā)送的數(shù)據(jù)幀添加前導(dǎo)符、定界符、CRC校驗(yàn)碼等。若相應(yīng)的寄存器已被設(shè)置，還會(huì)引發(fā)發(fā)送成功中斷。如果采用查詢方式發(fā)送數(shù)據(jù)，則主機(jī)對(duì)相應(yīng)的寄存器進(jìn)行查詢，若可以發(fā)送，CS8900A將數(shù)據(jù)幀加幀頭，生成校驗(yàn)碼，最后發(fā)送至以太網(wǎng)中。

接收時(shí)，CS8900A將自動(dòng)地從網(wǎng)絡(luò)中讀取數(shù)據(jù)包，在經(jīng)過(guò)解碼、去掉幀頭和地址檢驗(yàn)等步驟后，將數(shù)據(jù)幀在片內(nèi)進(jìn)行緩存。在CRC校驗(yàn)通過(guò)后，CS8900A會(huì)根據(jù)初始化配置情況，通知主機(jī)收到了數(shù)據(jù)幀。最后選擇I/O模式、Memory模式、DMA模式中的一種，將數(shù)據(jù)傳送到主機(jī)的存儲(chǔ)區(qū)中。本設(shè)計(jì)選用I/O模式對(duì)數(shù)據(jù)進(jìn)行讀取。

　　FPGA控制器工作原理

　　系統(tǒng)上電后，F(xiàn)PGA控制器初始化X射線源、CS8900A、X射線線性陣列探測(cè)卡等。由于FPGA內(nèi)部邏輯是并發(fā)機(jī)制，所以以下進(jìn)程是并發(fā)的：接收到檢測(cè)信號(hào)后觸發(fā)X射線源、X射線線性陣列探測(cè)卡，當(dāng)接收到ADC的EOC端信號(hào)后進(jìn)行圖像數(shù)據(jù)的接收、處理、發(fā)送;接收到CS8900A中斷信號(hào)后進(jìn)行數(shù)據(jù)解析，根據(jù)解析的數(shù)據(jù)進(jìn)行參數(shù)設(shè)置、控制傳送帶的運(yùn)行狀態(tài)、報(bào)警等相應(yīng)操作。工作流程如圖2所示。

　　圖2 X射線安檢設(shè)備控制器工作流程圖

　　控制要求

　　系統(tǒng)需要完成初始化、圖像數(shù)據(jù)采集、控制傳送帶運(yùn)行狀態(tài)、報(bào)警等。FPGA控制器通過(guò)以太網(wǎng)網(wǎng)卡接收PC發(fā)來(lái)的參數(shù)數(shù)據(jù)對(duì)整個(gè)系統(tǒng)控制調(diào)節(jié)。

　　控制器設(shè)計(jì)

　　根據(jù)控制要求，控制器主要實(shí)現(xiàn)解析IP分組、數(shù)據(jù)處理、產(chǎn)生控制信號(hào)、生成IP分組等任務(wù)。解析IP分組實(shí)際上是對(duì)TCP/IP協(xié)議的解析;生成IP分組就是進(jìn)行數(shù)據(jù)的封裝。本文是基于FPGA芯片設(shè)計(jì)的控制器，所以，解析IP分組、數(shù)據(jù)處理、產(chǎn)生控制信號(hào)、生成IP分組都是以邏輯電路形式出現(xiàn)在FPGA中。

　　FPGA控制器中TCP/IP協(xié)議的裁剪方案

　　隨著互聯(lián)網(wǎng)應(yīng)用的迅猛發(fā)展，TCP/IP協(xié)議已成為嵌入式互聯(lián)網(wǎng)的主體構(gòu)架。TCP/IP協(xié)議通常被認(rèn)為是一個(gè)四層體系結(jié)構(gòu)，包括鏈路層、網(wǎng)絡(luò)層、傳輸層和應(yīng)用層。在本設(shè)計(jì)中，根據(jù)控制器的具體要求，對(duì)TCP協(xié)議進(jìn)行了適當(dāng)?shù)牟眉簦瑑H實(shí)現(xiàn)了四個(gè)協(xié)議：ARP(地址解析)、IP(網(wǎng)絡(luò)協(xié)議)、ICMP(控制報(bào)文協(xié)議)、TCP。

TCP是一種面向連接的協(xié)議，它能提供高可靠性服務(wù)。通過(guò)使用序列號(hào)和確認(rèn)信息，TCP協(xié)議能夠向發(fā)送方提供到達(dá)接收方的數(shù)據(jù)包的傳送信息，從而實(shí)現(xiàn)端對(duì)端的通信，為了保障圖像數(shù)據(jù)的可靠性，本控制器采用該協(xié)議。

　　FPGA控制器片內(nèi)邏輯設(shè)計(jì)

　　本文采用VHDL分模塊設(shè)計(jì)了基于FPGA的安檢設(shè)備控制器。FPGA片內(nèi)邏輯設(shè)計(jì)框圖如圖3所示。

　　圖3 FPGA片內(nèi)邏輯設(shè)計(jì)框圖

　　數(shù)據(jù)接收模塊、數(shù)據(jù)解析模塊

　　圖3中，數(shù)據(jù)接收模塊實(shí)現(xiàn)CS8900A與FPGA內(nèi)數(shù)據(jù)解析模塊的鏈接。當(dāng)控制模塊產(chǎn)生確認(rèn)接收數(shù)據(jù)信號(hào)時(shí)，數(shù)據(jù)接收模塊將CS8900A接收緩沖區(qū)中的數(shù)據(jù)讀出，然后將其寫(xiě)入數(shù)據(jù)解析模塊。數(shù)據(jù)解析模塊實(shí)際上是將上述TCP/IP裁剪協(xié)議硬件化，主要用于解析來(lái)自數(shù)據(jù)接收模塊的數(shù)據(jù)，將解析的數(shù)據(jù)與預(yù)存于FPGA內(nèi)的數(shù)據(jù)表對(duì)照。若解析的結(jié)果是指令和外設(shè)參數(shù)，將其分別寫(xiě)入控制模塊和外設(shè)參數(shù)配置模塊，否則將其丟棄。

　　控制模塊

　　控制模塊是FPGA控制器的核心模塊，主要用于接收檢測(cè)信號(hào)后觸發(fā)X射線源、探測(cè)卡;接收ADC的EOC端信號(hào)后對(duì)圖像數(shù)據(jù)接收模塊產(chǎn)生采集數(shù)據(jù)信號(hào);接收CS8900A中斷信號(hào)后對(duì)數(shù)據(jù)接收模塊產(chǎn)生接收網(wǎng)卡緩沖區(qū)中數(shù)據(jù)信號(hào);據(jù)解析模塊所處理的指令，相應(yīng)地有如下響應(yīng)：產(chǎn)生外設(shè)參數(shù)配置信號(hào)、產(chǎn)生控制傳送帶運(yùn)行狀態(tài)信號(hào)、產(chǎn)生報(bào)警信號(hào)。

　　外設(shè)初始化和參數(shù)配置模塊

　　外設(shè)初始化模塊在系統(tǒng)上電時(shí)，對(duì)控制器外設(shè)發(fā)送初始化信號(hào)，然后檢測(cè)控制模塊對(duì)其是否發(fā)送指令，若有指令，則重新初始化外設(shè)。外設(shè)參數(shù)配置模塊用于對(duì)外設(shè)進(jìn)行參數(shù)設(shè)置，當(dāng)控制模塊對(duì)其產(chǎn)生參數(shù)配置信號(hào)時(shí)，該模塊將參數(shù)寫(xiě)入初始化模塊，

　　圖像數(shù)據(jù)接收、處理及發(fā)送模塊

　　圖像數(shù)據(jù)接收模塊實(shí)現(xiàn)ADC與控制模塊、圖像數(shù)據(jù)處理模塊鏈接。當(dāng)控制模塊產(chǎn)生圖像數(shù)據(jù)采集信號(hào)時(shí)，接收模塊給X射線線性陣列探測(cè)卡發(fā)送啟動(dòng)采集信號(hào)，然后將ADC圖像數(shù)據(jù)寫(xiě)入處理模塊。處理模塊針對(duì)內(nèi)置幾何校正、灰度變換、偽彩色等多種清晰度增強(qiáng)算法，利用數(shù)字圖像處理技術(shù)，將圖像對(duì)比度和清晰度進(jìn)行增強(qiáng)。發(fā)送模塊對(duì)處理模塊處理好的圖像數(shù)據(jù)進(jìn)行IP封裝，然后將其寫(xiě)入CS8900A發(fā)送數(shù)據(jù)緩沖區(qū)，啟動(dòng)網(wǎng)卡，將此數(shù)據(jù)發(fā)送到所連接的網(wǎng)絡(luò)上。

　　實(shí)驗(yàn)與驗(yàn)證

　　由于VHDL是并發(fā)程序，所以要把順序執(zhí)行的思想轉(zhuǎn)化為并發(fā)設(shè)計(jì)思想。本設(shè)計(jì)采用Xilinx公司的ISE8.1在Virtex- xc2v6000芯片上實(shí)現(xiàn)了控制功能，在Modelsim SE6.1b中進(jìn)行了仿真。由仿真結(jié)果得出，控制信號(hào)時(shí)序正確，符合控制要求。

　　結(jié)語(yǔ)

　　本文在分析X射線安檢設(shè)備部分組成器件工作原理及控制要求的基礎(chǔ)上，設(shè)計(jì)了FPGA內(nèi)部邏輯，給出了控制器的工作流程，驗(yàn)證了控制信號(hào)時(shí)序的正確性。預(yù)計(jì)此種控制器可以帶來(lái)可觀的經(jīng)濟(jì)效益和市場(chǎng)前景。