2.3、 LCD顯示模塊設(shè)計(jì)

　　首先需要在 SOPC Bu i lder中構(gòu)建 SOPC系統(tǒng), 按要求依次添加 N iosII處理器, 4 kB的片上 RAM, LCD模塊, 4位輸入口, 給處理器分配復(fù)位向量地址和異常向量地址。

　　LCD顯示模塊用來實(shí)現(xiàn)樂譜和音頻強(qiáng)度的實(shí)時(shí)顯示, 可以顯示 16 ? 2個(gè)字符, 其軟件流程如圖 2所示。

?

?

　　其中 LCD初始化包括對(duì) LCD的功能設(shè)置, 顯示開關(guān)設(shè)置和模式設(shè)置。LCD定位到首行首列是通過對(duì)LCD寫定位指令, 將顯示位置確定到第一行第一列。寫字符" jian pu"到第一行是通過寫數(shù)據(jù)指令將字符jian pu : 和實(shí)時(shí)變化的樂譜顯示在液晶屏的第一行。

　　低、中、高音分別用 L、M、H表示并且加上對(duì)應(yīng)的音階值進(jìn)行顯示。LCD顯示換行是通過定位指令來實(shí)現(xiàn)的。顯示音頻強(qiáng)度到第二行是用符號(hào)# > !的個(gè)數(shù)表示音調(diào)的高低, 一個(gè)表示低音 1 , 兩個(gè)表示低音 2 ,依次類推。

　　在對(duì) LCD模塊進(jìn)行顯示控制時(shí), 用到了寫控制命令和寫數(shù)據(jù)命令。這些命令是針對(duì)具體配置的硬件電路而編寫的 .h頭文件。LCD模塊的頭文件如下：

?　　#definelcd_write_cmd(base,data)

　　IOWR(base,0,data)

　　#definelcd_read_cmd(base)

　　IORD(base,1)

　　#definelcd_write_data(base,data)

　　IOWR(base,2,data)

　　#definelcd_read_data(base)

　　IORD(base,3)

　　這樣編寫是為了和具體的硬件電路相對(duì)應(yīng), 在LCD模塊的硬件描述語言中, 液晶模塊 RW 和 RS的地址分配如下:

　　assi gn LCD_ RW = address[ 0]

　　assi gn LCD_ RS = address[ 1]

　　其中 RS信號(hào)是命令與數(shù)據(jù)線, 高電平表示目前數(shù)據(jù)線上交換的是數(shù)據(jù), 低電平表示目前數(shù)據(jù)線上交換的是命令。液晶模塊根據(jù)這個(gè)信號(hào)做出正確的響應(yīng)。RW 是電平信號(hào), 高電平表示對(duì)液晶模塊執(zhí)行讀取操作, 低電平表示對(duì)液晶模塊寫入數(shù)據(jù)或命令。這樣便可以確定各讀寫操作對(duì)應(yīng)于基地址的偏移量。

　　3、 頂層設(shè)計(jì)和驗(yàn)證

　　系統(tǒng)的頂層設(shè)計(jì)就是將各個(gè)底層功能模塊例化,在頂層調(diào)用, 進(jìn)行正確的連接, 構(gòu)成最后的系統(tǒng)。整個(gè)系統(tǒng)的硬件電路如圖 3所示。

　　至此, 一個(gè)硬件音樂流水燈電路就完成了。外部提供兩路時(shí)鐘信號(hào)( 12MH z和 8 Hz) , 再將樂曲輸出端連接到帶有驅(qū)動(dòng)裝置的蜂鳴器或揚(yáng)聲器上, 就可以欣賞所添加的樂曲了。若硬件設(shè)計(jì)上只有一路時(shí)鐘信號(hào)輸入, 可在 FPGA 內(nèi)部設(shè)計(jì)分頻器, 將其分頻到8H z 再使用, 還可以在此基礎(chǔ)上更改。另外還可以在一個(gè) ROM 種存儲(chǔ)多首樂曲, 通過按鍵選擇播放樂曲。

　　3、 結(jié)束語

　　文中在 FPGA芯片上, 利用 VHDL語言設(shè)計(jì)了功能強(qiáng)大的 32位 ALU。由于 ALU是 CPU的重要組成部分, 各類系統(tǒng)中都不可避免地需要 ALU, 因此本設(shè)計(jì)的應(yīng)用泛圍較廣。

?