片上網(wǎng)絡(luò)Network-on-chip (NoC) 是一種應(yīng)用于大規(guī)模集成電路(VLSI)系統(tǒng)中的，一種新的片上系統(tǒng)(System-on-chip)的設(shè)計(jì)方法。在一個(gè)片上網(wǎng)絡(luò)系統(tǒng)中，處理器核心(processor core)，存儲(chǔ)器和專用的知識(shí)產(chǎn)權(quán)核(Intellectual Property cores)通過網(wǎng)絡(luò)，而不是通過當(dāng)前常見的基于共享總線的方式相互連接。一個(gè)片上網(wǎng)絡(luò)系統(tǒng)由若干數(shù)據(jù)鏈路(data links)構(gòu)成。這些數(shù)據(jù)鏈路通過片上網(wǎng)絡(luò)路由器相互連接而構(gòu)成網(wǎng)絡(luò)。各種模塊通過網(wǎng)絡(luò)接口(NIC)接入網(wǎng)絡(luò)中。由于路由器可以進(jìn)行路由決策與消息的暫存和轉(zhuǎn)發(fā)，那么信息就可以從任何源模塊經(jīng)過若干數(shù)據(jù)連接傳輸和路由器的轉(zhuǎn)發(fā)到達(dá)任何目的模塊。由此可以看出，片上網(wǎng)絡(luò)系統(tǒng)將我們?nèi)粘Ｊ褂玫暮暧^通信網(wǎng)絡(luò)的概念引入到芯片上的(on-chip),模塊之間(inter-module)的通信中。兩者都是在復(fù)用的數(shù)據(jù)鏈路傳送信息。
????? 采用片上網(wǎng)絡(luò)的設(shè)計(jì)方法可以突破很多傳統(tǒng)集成電路設(shè)計(jì)方法的技術(shù)瓶頸。傳統(tǒng)的集成電路設(shè)計(jì)方法在兩個(gè)模塊之間采用點(diǎn)對(duì)點(diǎn)的獨(dú)享連接線(dedicated wires)連接。當(dāng)集成電路的規(guī)模擴(kuò)大到一定的程度(例如集成的晶體管達(dá)到10億級(jí)),傳統(tǒng)設(shè)計(jì)方法的弊端和局限逐漸凸顯出來(lái)。首先，模塊之間連接線將占據(jù)大量的芯片面積。其次，傳統(tǒng)的設(shè)計(jì)方法采用全局統(tǒng)一時(shí)鐘，隨著芯片規(guī)模的增大，速度的增加，龐大的時(shí)鐘樹將無(wú)法保證的全局時(shí)鐘的統(tǒng)一，并且時(shí)鐘樹本身將會(huì)產(chǎn)生大量的能耗。此外，為了應(yīng)對(duì)不斷增加的對(duì)于芯片的的多功能、并行性需求，大規(guī)模的集成電路中的模塊數(shù)量的會(huì)進(jìn)一步增加，傳統(tǒng)的集成電路設(shè)計(jì)方法在布線，可重用性，可擴(kuò)展性等問題面臨了更加嚴(yán)峻的挑戰(zhàn)。
????? 由于采用了復(fù)用的數(shù)據(jù)鏈路以及分組交換的通信結(jié)構(gòu)，片上網(wǎng)絡(luò)的設(shè)計(jì)方法可以比較好的解決上述問題。各芯片中的模塊如同Internet中的主機(jī)一樣，通過標(biāo)準(zhǔn)化的網(wǎng)絡(luò)接口(NIC)接入網(wǎng)絡(luò)，使用共享的網(wǎng)絡(luò)資源與目的模塊進(jìn)行通信。這樣并行性和可擴(kuò)展性得到充分保障。其次，片上網(wǎng)絡(luò)方法的一個(gè)重要特性是采用了GALS(Globally Asynchronous Local Synchronous, 全局異步局部同步)的設(shè)計(jì)構(gòu)想，避免產(chǎn)生龐大的時(shí)鐘樹，同步問題得到解決。另外，由于片上網(wǎng)絡(luò)方法實(shí)現(xiàn)了芯片中的計(jì)算資源(各個(gè)處理，計(jì)算，存儲(chǔ)模塊）和通信資源(網(wǎng)絡(luò))的分離，通信網(wǎng)絡(luò)對(duì)于單一的模塊是透明的，并且模塊之間設(shè)計(jì)也是相互獨(dú)立的，這在很大程度上順應(yīng)了集成電路設(shè)計(jì)中的模塊化趨勢(shì)。
????? 在過去幾年里，一些研究機(jī)構(gòu)提出了對(duì)NoC不同抽象層次的驗(yàn)證方法的研究，一般的NoC驗(yàn)證是基于軟件的仿真與建模，如用C、C++、Systemc進(jìn)行系統(tǒng)級(jí)建模仿真，這樣驗(yàn)證很靈活，但是在仿真時(shí)間上開銷很大，由于不能運(yùn)行實(shí)際應(yīng)用，所以不能對(duì)整個(gè)NoC系統(tǒng)進(jìn)行驗(yàn)證（如IP核的驗(yàn)證）只能對(duì)NoC的互連網(wǎng)絡(luò)進(jìn)行驗(yàn)證。同時(shí)軟件驗(yàn)證都是使用的合成的流量發(fā)生器，盡管它能在不同的網(wǎng)絡(luò)參數(shù)下對(duì)NoC的功耗與性能進(jìn)行靈活的驗(yàn)證，但是它過多的依賴于許多近似與假設(shè)影響了結(jié)果的精確性；另一方面，軟件仿真依賴于簡(jiǎn)單的流量發(fā)生器，使得它們的驗(yàn)證結(jié)果不能提供實(shí)際價(jià)值，因?yàn)榫W(wǎng)絡(luò)的性能與功耗嚴(yán)重依賴于網(wǎng)絡(luò)上實(shí)際運(yùn)行的業(yè)務(wù)的通信流量特性。而盡管一些應(yīng)用也可以用軟件驗(yàn)證的高級(jí)抽象模型來(lái)描述，但是這只適合少數(shù)情況。因此為了得到有意義的結(jié)果，在實(shí)際應(yīng)用下的原型驗(yàn)證是非常有必要的。
????? 而在FPGA上進(jìn)行原型驗(yàn)證能滿足上述要求，它能提供更快的速度和更高的精確度。NoC作為一種芯片上的應(yīng)用技術(shù)，最終是需要在硬件上具體實(shí)現(xiàn)的，軟件驗(yàn)證并不能考慮到硬件的物理特性（如門延時(shí)）而是理論上周期精確，有可能導(dǎo)致理論上正確的結(jié)果在實(shí)際硬件上不能運(yùn)行，而FPGA原型驗(yàn)證不存在這些問題。FPGA原型讓一個(gè)設(shè)計(jì)師設(shè)計(jì)的各個(gè)方面進(jìn)行評(píng)估的，說明的主要思想，并提供有關(guān)產(chǎn)品實(shí)施最終現(xiàn)實(shí)的預(yù)測(cè)，如作出準(zhǔn)確的面積估計(jì)可行，以及各組成部分實(shí)際的硬件開銷估計(jì)和能源消耗的測(cè)量。
????? 隨著FPGA步入市場(chǎng)，它逐漸取代了ASIC。FPGA設(shè)計(jì)周期短，同時(shí)NRE費(fèi)用少，加上它的可快速重配置，所以FPGA使用非常普遍。FPGA的可充配置性能根據(jù)系統(tǒng)需求的變化而一次由一次的進(jìn)行微調(diào)，因此它能提供一個(gè)非常通用的平臺(tái)。而NoC又具有模塊化特性，因此能根據(jù)應(yīng)用需求的變化而進(jìn)行微小的修改而重復(fù)使用，所以在FPGA上對(duì)NoC進(jìn)行原型驗(yàn)證非常合適。
?