多年以來，多少廠商前赴后繼，試圖讓FPGA開發(fā)更簡單，但是他們都成了FPGA歷史長河中的一抹紅暈。

今年以來，F(xiàn)PGA在產(chǎn)業(yè)的關(guān)注度迅速提升，一個(gè)原因是其與人工智能、VR等熱門應(yīng)用密切相關(guān)，另個(gè)原因是國際大廠如英特爾以及本土巨頭如紫光集團(tuán)等對(duì)FPGA的青眼有加， 收購融資熱門不斷， 大有與CPU， GPU分爭天下的趨勢(shì)。 然而， 傳統(tǒng)上FPGA開發(fā)絕對(duì)不像X86處理器那樣簡單，需要專業(yè)的工具以及專業(yè)的知識(shí)甚至芯片設(shè)計(jì)基礎(chǔ)，開發(fā)其應(yīng)用主要途徑是采用最底層的硬件實(shí)現(xiàn)，這也是阻礙其普及一個(gè)因素。

一方面FPGA成為勢(shì)不可擋的趨勢(shì)， 一方面其用戶局限在少數(shù)硬件工程師手中。如何解放FPGA，讓更多的應(yīng)用能夠獲益于FPGA的靈活、高性能功耗比的優(yōu)勢(shì)呢？ 這個(gè)問題， 在過去的幾年中， 從來不乏各種各樣的嘗試， 試圖降低FPGA的開發(fā)門檻，而大多數(shù)最終都成為無足輕重的歷史。最終能夠改變這個(gè)歷史的， 恐怕還得靠賽靈思這個(gè)龍頭老大。 除了推出軟件定義的設(shè)計(jì)環(huán)境如SDSoC，SDAccel， SDNet讓軟件工程師可以輕松開發(fā)FPGA應(yīng)用之外，其通過支持和打造一個(gè)生態(tài)合作伙伴環(huán)境，正在解放FPGA現(xiàn)有局限。 最近， 其合作伙伴PLDA開發(fā)出一種新流程， 有望讓FPGA實(shí)現(xiàn)真正的大眾化。

PLDA所開發(fā)出的一種稱作 QuickPlay 的工作流程，號(hào)稱可以高效解決實(shí)現(xiàn)復(fù)雜性問題，為 FPGA 開發(fā)提供多種使用模式。其價(jià)值核心是其軟件開發(fā)人員將原本用于 CPU 的應(yīng)用，部分或全部地實(shí)現(xiàn)在 FPGA硬件上。QuickPlay 能夠全面發(fā)揮 FPGA 資源的作用，將這些功能強(qiáng)大而復(fù)雜的器件轉(zhuǎn)化為軟件定義平臺(tái)，無需艱苦的硬件設(shè)計(jì)即能獲得 FPGA 帶來的優(yōu)勢(shì)。牛吧！

做過設(shè)計(jì)的人都知道，硬件執(zhí)行算法無論是時(shí)間還是功耗上都占有極大的優(yōu)勢(shì)，用DSP軟件去做圖像處理不僅耗時(shí)且功耗極高，而用FPGA來做，效率則高得驚人！

QuickPlay是什么樣的流程？

任何旨在使用自定義硬件幫助軟件開發(fā)人員來增強(qiáng)其應(yīng)用的工具應(yīng)該有如下特點(diǎn)：
從純軟件代碼中創(chuàng)建功能硬件；
根據(jù)需要采用現(xiàn)有的硬件 IP 模塊；
調(diào)用并創(chuàng)建所有的支持硬件（接口、控制、時(shí)鐘等）；
支持使用現(xiàn)成商用開發(fā)板以及自定義平臺(tái)；
確保生成的硬件能自動(dòng)建構(gòu)校正，這樣無需進(jìn)硬件調(diào)試；且
支持僅使用標(biāo)準(zhǔn)軟件調(diào)試工具即可調(diào)試功能模塊。

PLDA 設(shè)計(jì) 的QuickPlay 以滿足所有各項(xiàng)要求，讓純軟件開發(fā)人員以極小工作量就能指定、構(gòu)建和集成 FPGA 到自己的軟件架構(gòu)中。

以軟件為中心的方法

使用 QuickPlay 實(shí)現(xiàn)整個(gè)設(shè)計(jì)流程相當(dāng)簡單直觀：
1. 開發(fā)硬件引擎的 C/C++ 語言功能模型。
2. 使用標(biāo)準(zhǔn)的 C/C++ 語言調(diào)試工具來驗(yàn)證功能模型。
3. 指定目標(biāo) FPGA 平臺(tái)和 I/O 接口（PCIe、以太網(wǎng)、DDR、QDR 等）。
4. 編譯并構(gòu)建硬件引擎。

QuickPlay 使用直觀的數(shù)據(jù)流模型，能從數(shù)學(xué)角度保證可確定性執(zhí)行，與執(zhí)行引擎無關(guān)。該模型由稱之為內(nèi)核的并行功能組成，負(fù)責(zé)與流通道進(jìn)行通信。因此它與軟件開發(fā)人員在白板上勾勒應(yīng)用草圖關(guān)聯(lián)緊密。為確保行為的確定性，這些內(nèi)核必須彼此進(jìn)行通信，以防發(fā)生競(jìng)態(tài)條件和死鎖等數(shù)據(jù)沖突。實(shí)現(xiàn)這一要求的方法是使用具備下列特點(diǎn)的流通道：（1）基于 FIFO，（2）阻塞式讀取和阻塞式寫入，以及（3）點(diǎn)對(duì)點(diǎn)。

這些就是 PLDA 據(jù)以構(gòu)建 QuickPlay 的計(jì)算模型—— 卡恩進(jìn)程網(wǎng)絡(luò)（KPN）的特點(diǎn)。圖 1的QuickPlay 設(shè)計(jì)實(shí)例描述了 KPN 模型。

圖1 — QuickPlay 中的設(shè)計(jì)實(shí)例

任何內(nèi)核的內(nèi)容都可以是任意 C/C++ 語言代碼、第三方 IP，甚至是 HDL 代碼（對(duì)硬件設(shè)計(jì)人員而言）。QuickPlay 采用相當(dāng)簡單直觀的設(shè)計(jì)流程（圖 3）。

圖 2 — QuickPlay 采用簡單直觀的設(shè)計(jì)流。

QuickPlay 帶給開發(fā)者的好處是什么？

QuickPlay帶來的好處很明顯，開發(fā)者再不用關(guān)心內(nèi)核功能發(fā)生了什么，也不用擔(dān)心硬件工程師經(jīng)常遭遇的的時(shí)序、時(shí)鐘、通信堆棧、協(xié)議以及其他類似問題了，只要約束得到，也不用做硬件級(jí)的驗(yàn)證和調(diào)試。這是真正讓軟件開發(fā)者可以輕松開發(fā)FPGA的好工具。