前一陣出差，然后又吹空調(diào)受涼休息了一陣子，耽誤了不少時間。現(xiàn)在緩過勁來了，可以繼續(xù)寫作了。出差途中數(shù)小時路上無聊，就順手打印了XAPP463.pdf,即《Using Block RAM in Spartan-3 Generation FPGAs》，深感FPGA配置的靈活與復(fù)雜性。在此把閱讀此應(yīng)用報告的心得分享一下，歡迎大家交流。

在賽靈思Spartan-3、3E等系列的FPGA中，其邏輯單元CLB中一般含有不同數(shù)量的單端口RAM（SRAM）或者雙端口RAM（DRAM），這里的“單”或者“雙”是由我們開發(fā)人員定義的。一般情況下這種RAM分布于（distributed）FPGA的陣列結(jié)構(gòu)中，所以被稱為“分布式RAM”，以便區(qū)別于FPGA中的塊RAM（block RAM）；它們的詳細(xì)區(qū)別大家可以看Spartan3系列的用戶手冊（UG331.pdf, Spartan-3 Generation FPGA User Guide），其中對所有模塊及其功能都有最全面的解釋，包括各種復(fù)雜的時序分析。分布式RAM在局部設(shè)計中可以方便地實現(xiàn)小的數(shù)據(jù)緩存區(qū)、FIFO或者寄存器組等等。接下來我們討論分布式RAM的特征、功能以及如何使用Xilinx的工具來調(diào)用分布式RAM。

?????????
通常情況下，分布式RAM是同步寫，異步讀的；然而，在實際使用時，可以根據(jù)需求使用與LUT關(guān)聯(lián)的寄存器來實現(xiàn)同步讀的功能。每一個16×1位的RAM都可以進行級聯(lián)以構(gòu)成更大的RAM，此時需要對邏輯資源進行仔細(xì)的優(yōu)化設(shè)計以便盡可能滿足時序要求。這些細(xì)節(jié)以后會結(jié)合我的一個實例進行分析。

Spartan-3 FPGA的CLB支持最高達64位深x1位寬的RAM。同時存在于一個SLICEM slice的兩個LUT可以結(jié)合起來構(gòu)成雙端口的16x1位的RAM——其中的一個LUT帶有讀/寫端口，它可以同時寫入兩個16x1 的LUT RAM，而另一個只有讀端口，一次只能單獨的讀取一塊RAM。。

分布式RAM可以在許多高性能的應(yīng)用中大顯身手；這些應(yīng)用一般要求相對較小的嵌入式的RAM模塊，例如FIFO或者寄存器組。我們通常用到的ISE套裝中的CORE Generat一般可以根據(jù)Spartan-3的結(jié)構(gòu)特征，自動產(chǎn)生優(yōu)化的分布式RAM，一般它產(chǎn)生的是帶有同步或者異步FIFO的RAM。