了解了基本的評判標準之后，我們以當今最火的深度學習為例，從芯片架構、計算性能、功耗、開發(fā)難度幾個方面來對幾種不同的芯片進行分析對比。

3.2 芯片計算性能

深度學習的學名又叫深層神經網絡（Deep Neural Networks），是從人工神經網絡（Artificial Neural Networks）模型發(fā)展而來。我們以深度學習作為切入點來分析各個芯片的性能。圖3是神經網絡的基本結構，模型中每一層的大量計算是上一層的輸出結果和其對應的權重值這兩個矩陣的乘法運算。

?

圖3 神經網絡基本結構

橫向對比CPU，GPU，F(xiàn)PGA，ASIC計算能力，實際對比的是：

1.硬件芯片的乘加計算能力。

2.為什么有這樣乘加計算能力？

3.是否可以充分發(fā)揮硬件芯片的乘加計算能力？

帶著這三個問題，我們進行硬件芯片的計算能力對比。

3.2.1 CPU計算能力分析

這里CPU計算能力用Intel的Haswell架構進行分析，Haswell架構上計算單元有2個FMA(fused multiply-add)，每個FMA可以對256bit數(shù)據(jù)在一個時鐘周期中做一次乘運算和一次加運算，所以對應32bit單精度浮點計算能力為：(256bit/32bit) 2(FMA) 2(乘和加) = 32 SP FLOPs/cycle，即每個時鐘周期可以做32個單精度浮點計算。

CPU峰值浮點計算性能 = CPU核數(shù) CPU頻率 每周期執(zhí)行的浮點操作數(shù)。已Intel的CPU型號E5-2620V3來計算峰值計算能力為 = 6(CPU核數(shù)) 2.4GHz(CPU頻率) 32 SP FLOPs/cycle = 460.8 GFLOPs/s 即每秒460G峰值浮點計算能力。

CPU芯片結構是否可以充分發(fā)揮浮點計算能力？CPU的指令執(zhí)行過程是：取指令 ->指令譯碼 ->指令執(zhí)行，只有在指令執(zhí)行的時候，計算單元才發(fā)揮作用，這樣取指令和指令譯碼的兩段時間，計算單元是不在工作的，如圖4所示。

?

圖4 CPU指令執(zhí)行流程

CPU為了提高指令執(zhí)行的效率，在當前指令執(zhí)行過程的時候，預先讀取后面幾條指令，使得指令流水處理，提高指令執(zhí)行效率，如圖5所示。指令預先讀取并流水執(zhí)行的前提是指令之間不具有相關性，不能一個指令的如何執(zhí)行需要等到前面一個指令執(zhí)行完的結果才可以獲知。

?

圖5 CPU指令流水執(zhí)行

CPU作為通用處理器，兼顧計算和控制，70%晶體管用來構建Cache 還有一部分控制單元，用來處理復雜邏輯和提高指令的執(zhí)行效率，如圖6所示，所以導致計算通用性強，可以處理計算復雜度高，但計算性能一般。

?

圖6CPU結構

通過CPU計算性能分析，直接提高計算性能方向為：增加CPU核數(shù)、提高CPU頻率、修改CPU架構增加計算單元FMA(fused multiply-add)個數(shù)。這3個方向中，直接增加CPU核數(shù)對于計算能力提升最高，但是帶來芯片功耗和價格的增加，因為每個物理核中只有30%的晶體管是計算單元。提高CPU頻率，提升的空間有限，而且CPU頻率太高會導致芯片出現(xiàn)功耗過大和過熱的問題，因此英特爾等芯片制造商目前走多核化的路線，即限制單個微處理器的主頻，通過集成多個處理器內核來提高處理性能。修改CPU架構增加計算單元FMA個數(shù)，目前英特爾按照“Tick-Tock”二年一個周期進行CPU架構調整，從2016年開始放緩至三年，更新迭代周期較長。

3.2.2 GPU計算能力分析

GPU主要擅長做類似圖像處理的并行計算，所謂的“粗粒度并行（coarse-grain parallelism）”。圖形處理計算的特征表現(xiàn)為高密度的計算而計算需要的數(shù)據(jù)之間較少存在相關性，GPU 提供大量的計算單元（多達幾千個計算單元）和大量的高速內存，可以同時對很多像素進行并行處理。

圖7是GPU的設計結構。GPU的設計出發(fā)點在于GPU更適用于計算強度高、多并行的計算。因此，GPU把晶體管更多用于計算單元，而不像CPU用于數(shù)據(jù)Cache和流程控制器。這樣的設計是因為并行計算時每個數(shù)據(jù)單元執(zhí)行相同程序，不需要繁瑣的流程控制而更需要高計算能力，因此也不需要大的cache容量。

?

圖7 GPU結構