本文將介紹使用MATLAB和Simulink創(chuàng)建FPGA原型的最佳方法。這些最佳方法包括：在設(shè)計(jì)過(guò)程初期分析定點(diǎn)量化的效應(yīng)并優(yōu)化字長(zhǎng)，產(chǎn)生更小、更高效的實(shí)現(xiàn)方案；利用自動(dòng)HDL代碼生成功能，
2013-01-28 11:08:08
17103 
FPGA 非常適合精密電機(jī)控制，在這個(gè)項(xiàng)目中，我們將創(chuàng)建一個(gè)簡(jiǎn)單的電機(jī)控制程序，在此基礎(chǔ)上可以構(gòu)建更復(fù)雜的應(yīng)用。
2023-08-11 09:06:331845 
生成時(shí)鐘包括自動(dòng)生成時(shí)鐘（又稱為自動(dòng)衍生時(shí)鐘）和用戶生成時(shí)鐘。自動(dòng)生成時(shí)鐘通常由PLL或MMCM生成，也可以由具有分頻功能的時(shí)鐘緩沖器生成如7系列FPGA中的BUFR、UltraScale系列
2024-01-11 09:50:093808 
大家好！又到了每日學(xué)習(xí)的時(shí)間了，今天我們聊一聊FPGA做開(kāi)發(fā)的時(shí)候，有哪些設(shè)計(jì)規(guī)范，從文檔到工程建立等，聊一聊也許你會(huì)學(xué)到很多東西，少走很多彎路哦！在團(tuán)隊(duì)項(xiàng)目開(kāi)發(fā)中，為了使開(kāi)發(fā)的高效性、一
2018-02-24 15:58:03
FPGA入門(mén)：第一個(gè)工程實(shí)例之工程創(chuàng)建 本文節(jié)選自特權(quán)同學(xué)的圖書(shū)《FPGA/CPLD邊練邊學(xué)——快速入門(mén)Verilog/VHDL》書(shū)中代碼請(qǐng)?jiān)L問(wèn)網(wǎng)盤(pán)：http://pan.baidu.com/s
2015-02-12 11:14:55
VHDL代碼書(shū)寫(xiě)規(guī)范可供參考，但是相信每一個(gè)稍微規(guī)范點(diǎn)的做FPGA設(shè)計(jì)的公司都會(huì)為自己的團(tuán)隊(duì)制定一套供參考的代碼書(shū)寫(xiě)規(guī)范。畢竟一個(gè)團(tuán)隊(duì)中，大家的代碼書(shū)寫(xiě)格式達(dá)到基本一致的情況下，相互查閱、整合或移植起來(lái)
2019-04-16 04:08:09
1. 概要本篇文章主要介紹在FPGA設(shè)計(jì)中如何使用本GXFPGA驅(qū)動(dòng)創(chuàng)建一個(gè)中斷事件/請(qǐng)求。2. 簡(jiǎn)介中斷作為硬件與軟件握手和同步的手段而被廣泛使用，可用于表示硬件進(jìn)程的完成或軟件執(zhí)行過(guò)程中的請(qǐng)求
2018-08-31 15:12:06
選項(xiàng)編譯執(zhí)行生成HEX文件二、一個(gè)51程序設(shè)計(jì)和仿真在keil5上重新建一個(gè)工程選上C51芯片創(chuàng)建文本輸入代碼保存.c文件并進(jìn)行編譯編譯后執(zhí)行生成HEX文件建立proteus工程進(jìn)行仿真建立新工程找出
2021-12-17 06:24:32
你好，當(dāng)我嘗試創(chuàng)建一個(gè)stm32項(xiàng)目時(shí)，在生成代碼的最后一步，我遇到了這個(gè)警告并且沒(méi)有生成代碼。在嘗試解壓 stm32cube 包后，它說(shuō)“目標(biāo)目錄已經(jīng)存在”。我確實(shí)已經(jīng)下載并解壓縮了包。但它似乎沒(méi)有使用該文件夾和文件。我是否必須刪除我解壓縮的那個(gè)然后創(chuàng)建項(xiàng)目？
2022-12-27 06:51:29
當(dāng)VI中含有 NI SoftMotion中的運(yùn)動(dòng)函數(shù)模塊如Straight Line Move函數(shù)時(shí)，生成應(yīng)用程序時(shí)總出錯(cuò)，這是怎么回事
2014-09-02 21:04:23
?LabVIEW創(chuàng)建的PDA應(yīng)用程序不是一個(gè)合法的Pocket PC應(yīng)用程序通過(guò)LabVIEW 的PDA模塊（Pocket PC）成功創(chuàng)建了一個(gè)LabVIEW VI，然后把它編譯成一個(gè)PDA應(yīng)用程序
2022-04-20 20:35:46
‘工具’-‘通過(guò)VI生成應(yīng)用程序(EXE)...’2、點(diǎn)擊繼續(xù)，可以更改一下程序生成規(guī)范名稱，如圖，其它不用動(dòng)，點(diǎn)擊‘生成’ 3、點(diǎn)擊完成后，如圖，新建安裝程序 4、可修改產(chǎn)品信息-產(chǎn)品名稱-恒凱
2022-09-09 18:40:18
創(chuàng)建的二進(jìn)制文件及VI，無(wú)需重新編譯。該改進(jìn)適用于獨(dú)立應(yīng)用程序(EXE)、共享庫(kù)(DLL)以及打包項(xiàng)目庫(kù)。要使二進(jìn)制文件向后兼容，請(qǐng)根據(jù)您的程序生成規(guī)范，勾選特定對(duì)話框高級(jí)頁(yè)面上的以下復(fù)選框：程序生成規(guī)范
2017-05-02 12:56:07
NI Package Manager創(chuàng)建程序包
要使用PackageManager創(chuàng)建程序包，即把相關(guān)的組件都放在一個(gè)目錄下，使用命令行創(chuàng)建程序包。
程序包是一個(gè)壓縮文件，包含要安裝到目標(biāo)位置
2023-11-19 20:11:01
VI創(chuàng)建所需的全部設(shè)置，例如需包含的文件、要創(chuàng)建的目錄和對(duì)VI目錄的設(shè)置。創(chuàng)建和配置以下各種類型的程序生成規(guī)范：源代碼發(fā)布－源代碼發(fā)布可用來(lái)把一系列源文件打包。源文件發(fā)布可把代碼發(fā)送其他開(kāi)發(fā)人員供其在
2009-05-30 09:57:19
調(diào)規(guī)范的，特別是對(duì)于大的設(shè)計(jì)（無(wú)論軟件還是硬件），不按照規(guī)范走幾乎是不可實(shí)現(xiàn)的。邏輯設(shè)計(jì)也是這樣：如果不按規(guī)范做的話，過(guò)一個(gè)月后調(diào)試時(shí)發(fā)現(xiàn)有錯(cuò)，回頭再看自己寫(xiě)的代碼，估計(jì)很多信號(hào)功能都忘了，更不要說(shuō)檢錯(cuò)
2012-08-10 18:51:22
創(chuàng)建工程可執(zhí)行程序的話會(huì)生成一個(gè).ioc文件，然后可以使用MX配置生成代碼，
但創(chuàng)建靜態(tài)庫(kù)工程的話并沒(méi)有生成.ioc文件，請(qǐng)教一下如何使用。
感謝?。。。。。。。。?！
2024-03-12 08:04:13
）2.labview 在生成調(diào)用excel的應(yīng)用程序時(shí)，為什么在編寫(xiě)程序的電腦上可以正常運(yùn)行，但是在其他電腦上運(yùn)行不了。labview的生成規(guī)范應(yīng)該怎么設(shè)置呢？
2021-07-15 19:32:26
在labview中編程，其輸出有數(shù)組，如圖左上所示，生成了數(shù)組值【5,10,15】；將程序通過(guò)項(xiàng)目中的程序生成規(guī)范生成共享庫(kù)DLL文件，如圖右邊所示；然后將生成的DLL在labview中進(jìn)行調(diào)用，在
2016-08-19 16:18:38
在大規(guī)模的復(fù)制程序時(shí)，要在每臺(tái)PC機(jī)上安裝labview是一個(gè)浪費(fèi)時(shí)間的事情，而生成安裝包后就不用在安裝labview浪費(fèi)時(shí)間了具體步奏，文字+上圖：打開(kāi)項(xiàng)目瀏覽器——程序生成規(guī)范+鼠標(biāo)右擊——新建
2013-01-20 15:41:30
創(chuàng)建工程可執(zhí)行
程序的話會(huì)
生成一個(gè).ioc文件，然后可以使用MX配置
生成代碼，
但
創(chuàng)建靜態(tài)庫(kù)工程的話并沒(méi)有
生成.ioc文件，請(qǐng)教
一下如何使用。
感謝！?。。。。。。。。?/div>
2023-08-09 07:37:16
我做了一個(gè)VI項(xiàng)目，想生成安裝程序安裝在其他電腦上（未安裝LabVIEW）。但是在新電腦上安裝后卻說(shuō)缺少一個(gè)dll文件，然而那個(gè)dll文件在項(xiàng)目的依賴關(guān)系中是存在的（如附件所示）。我想問(wèn)是不是這個(gè)dll文件沒(méi)有和其他VI一起打包到安裝程序里面？如果沒(méi)有，應(yīng)該怎么設(shè)置？ 先謝謝各位大神了！
2016-02-25 14:26:20
我在項(xiàng)目里添加了一Vi，設(shè)置了輸入和輸出控制，然后保存。在生成應(yīng)用程序規(guī)范-新建-應(yīng)用程序或者安裝程序或者共享庫(kù)，都沒(méi)有反應(yīng)。我的labview程序已經(jīng)激活了，這是什么什么呢 ？
2014-11-02 18:17:39
華為FPGA設(shè)計(jì)規(guī)范
2012-08-17 10:58:39
華為FPGA設(shè)計(jì)規(guī)范
2012-08-20 23:35:47
本文詳細(xì)討論了基于FPGA的mif文件創(chuàng)建與使用，對(duì)于mif文件創(chuàng)建與使用均給出了兩種可行性的方法。mif文件具有固定格式，而對(duì)mif文件使用主要就是對(duì)mif。文件begin與end之間的內(nèi)容進(jìn)行修改。本文以四位二進(jìn)制加法查找表的實(shí)現(xiàn)為例，給出了m（Matlab）語(yǔ)言源程序。
2021-05-06 06:04:19
這里寫(xiě)自定義目錄標(biāo)題歡迎使用Markdown編輯器新的改變功能快捷鍵合理的創(chuàng)建標(biāo)題，有助于目錄的生成如何改變文本的樣式插入鏈接與圖片如何插入一段漂亮的代碼片生成一個(gè)適合你的列表創(chuàng)建一個(gè)表格設(shè)定內(nèi)容
2021-12-01 07:23:43
我的板子已經(jīng)有了一個(gè) ioc 文件。所以我使用它為 Touchgfx Designer 創(chuàng)建了一個(gè)應(yīng)用程序模板。但是當(dāng)我在 Designer 中生成代碼時(shí)，我收到有關(guān)找不到該 ioc 文件的錯(cuò)誤
2023-01-05 06:32:57
其發(fā)送到HDMI輸出端口。我知道如何生成一個(gè)位文件并將其加載到FPGA上，但在設(shè)置環(huán)境時(shí)我真的很新。你能給我一些方向嗎？
2019-09-06 09:30:15
請(qǐng)問(wèn)如何使用LabVIEW和FPGA來(lái)創(chuàng)建一個(gè)自動(dòng)化的微控制器測(cè)試系統(tǒng)？
2021-04-09 06:08:00
你好，我想駕駛一臺(tái)基于圖16F1459的濕度發(fā)生器通過(guò)labview。沒(méi)有用于labview的驅(qū)動(dòng)程序，我使用labview的驅(qū)動(dòng)程序生成器創(chuàng)建一個(gè)。不幸的是，我總是有一個(gè)溝通的渠道（散裝管道不存在
2019-10-31 13:07:23
目中添加Sub VI.lvlib2.4 在項(xiàng)目底部，程序生成規(guī)范>右鍵>新建>打包庫(kù)2.5 在屬性頁(yè)源文件中選擇需要需要打包的庫(kù)2.6 在屬性頁(yè)信息中,設(shè)置打包庫(kù)生成目錄到新的目錄
2019-05-24 09:00:59
大家好，我正在使用zedboard創(chuàng)建一個(gè)AXI接口應(yīng)用程序，以突發(fā)模式從ARM發(fā)送64字節(jié)數(shù)據(jù)到FPGA。為此，我在vivado中創(chuàng)建了一個(gè)自定義AXI從站，選擇它作為AXI FULL（因?yàn)锳XI
2020-08-12 10:37:46
我在生成應(yīng)用程序的時(shí)候，右鍵點(diǎn)擊程序生成規(guī)范，點(diǎn)擊新建，只有源代碼發(fā)布和web兩項(xiàng)，沒(méi)有應(yīng)用程序，安裝程序以及DLL和ZIP等，是因?yàn)槲覜](méi)有應(yīng)用程序生成器的問(wèn)題嗎？那去哪可以整一個(gè)免費(fèi)的LabVIEW2009 應(yīng)用程序生成器？求高手教我
2012-09-04 09:19:25
為了在您每次登入您的計(jì)算機(jī)時(shí)完成自動(dòng)連接，請(qǐng)選擇Reconnect at logon復(fù)選框。h.點(diǎn)擊Finish按鈕。5.創(chuàng)建一個(gè)應(yīng)用程序生成規(guī)范并設(shè)置共享文件夾的目標(biāo)路徑。 開(kāi)始準(zhǔn)備a.打開(kāi)您希望
2019-04-08 09:42:14
XPS中設(shè)計(jì)了您的硬件平臺(tái)，最終為FPGA生成了一個(gè)比特流?！边@是真實(shí)的，我就是這樣?，F(xiàn)在它說(shuō)，“......你將硬件平臺(tái)描述導(dǎo)出到軟件開(kāi)發(fā)套件（SDK）?！笔謨?cè)說(shuō)要遵循以下步驟：1.在PlanAhead
2020-03-23 09:19:10
怎么設(shè)計(jì)一款基于SCA規(guī)范下的FPGA硬件抽象層?
2021-05-08 06:51:46
怎樣去創(chuàng)建一個(gè)新的安卓程序應(yīng)用呢？有哪些創(chuàng)建步驟？
2022-03-04 12:41:44
\DataSocketServer Control.vi生成應(yīng)用程序或共享庫(kù)(DLL):請(qǐng)確保在應(yīng)用程序或共享庫(kù)的程序生成規(guī)范中已正確包括所有動(dòng)態(tài)加載的VI。LabVIEW Real-Time:無(wú)法
2013-05-23 17:45:19
對(duì) TouchGFX 生成的項(xiàng)目進(jìn)行了完全相同的設(shè)置。我比較了兩個(gè)生成的文件并添加了缺少的文件，如 BSP 驅(qū)動(dòng)程序。當(dāng)我編譯由 TouchGFX 生成的項(xiàng)目時(shí)，它會(huì)提供一個(gè)大的 .bin 文件（~2 GB
2023-01-05 07:10:13
轉(zhuǎn) 本帖介紹一個(gè)用 STM32CubeMX 快速生成一個(gè) SDIO+FATFS讀寫(xiě)程序的方法。程序員只需要簡(jiǎn)單的配置步驟，就可以創(chuàng)建一個(gè)MDK工程。輸入少量代碼，無(wú)需了解SD卡底層操作和繁雜的初始化
2016-09-10 18:03:31
就是如下圖別人的軟件都有“依賴關(guān)系，程序生成規(guī)范”這個(gè)選項(xiàng)為什么我的沒(méi)有，（同一個(gè)安裝包）
2018-10-29 17:09:47
在源程序中調(diào)用dll文件，其功能可以正常使用。生成可執(zhí)行文件后就沒(méi)用了，為什么。已經(jīng)在生成規(guī)范中將該dll文件放入了始終包括中
2018-10-11 21:08:50
如何創(chuàng)建一個(gè)DSP/BIOS程序實(shí)驗(yàn)?zāi)康?#1048698; 掌握DSP/BIOS的的開(kāi)發(fā)步驟 認(rèn)識(shí)DSP/BIOS程序中各文件的含義 掌握如何使用DSP/BIOS配置工具實(shí)驗(yàn)內(nèi)容
2010-04-07 10:56:16
71 mif文件的創(chuàng)建與使用是在基于FPGA的系統(tǒng)設(shè)計(jì)中引入ROM的關(guān)鍵環(huán)節(jié)。對(duì)mif文件的創(chuàng)建與使用展開(kāi)詳細(xì)討論，給出兩種可行性方法，并引入實(shí)例在MAX+PLUS Ⅱ環(huán)境下做了詳細(xì)的仿真
2010-12-13 17:47:2942 創(chuàng)建一個(gè)函數(shù)庫(kù)
上述程序中的rand和bubble_sort函數(shù)很實(shí)用，很可能在您寫(xiě)其他程序時(shí)也能派上用場(chǎng)。為了能更方便地重復(fù)使用，您可以為它們創(chuàng)建一個(gè)實(shí)用工具函數(shù)庫(kù)。
2009-07-29 11:18:443289 用大多數(shù)FPGA都可以實(shí)現(xiàn)一個(gè)數(shù)字UWB(超寬帶)脈沖發(fā)生器。本設(shè)計(jì)可以創(chuàng)建一個(gè)兩倍于FPGA時(shí)鐘頻率的脈沖信號(hào)(
2011-09-06 11:59:486142 
FPGA中IP核的生成，簡(jiǎn)單介紹Quartus II生成IP核的基本操作，簡(jiǎn)單實(shí)用挺不錯(cuò)的資料
2015-11-30 17:36:1512 使用CubeMX生成TCPEchoServer程序
2015-12-08 11:45:090 【LabVIEW從入門(mén)到精通】2.5 子程序的創(chuàng)建與調(diào)用
2016-01-08 15:43:280 華清遠(yuǎn)見(jiàn)FPGA代碼-在Xilinx的FPGA開(kāi)發(fā)板上運(yùn)行第一個(gè)FPGA程序
2016-10-27 18:07:5423 華清遠(yuǎn)見(jiàn)FPGA代碼-在Altera的FPGA開(kāi)發(fā)板上運(yùn)行第一個(gè)FPGA程序
2016-10-27 18:07:5416 LabVIEW程序，關(guān)于生成Excel報(bào)表的程序
2016-12-28 10:54:24119 QNX程序創(chuàng)建指南
2017-01-03 17:40:480 由于Zedboard是ARM+FGPA的架構(gòu)，所以在使用的時(shí)候經(jīng)常會(huì)涉及到關(guān)于FPGA設(shè)計(jì)方面的知識(shí)，對(duì)于像我這樣對(duì)FPGA一竅不通的人來(lái)說(shuō)，這是一個(gè)不可逾越的障礙(至少目前是)。
2017-02-09 15:07:122029 Author: KiKiCompany：Digilent ChinaEmail : Date: 2012.02.14 目的 如 圖所示，我們會(huì)創(chuàng)建一個(gè)基于OpenFlow Switch的網(wǎng)絡(luò)。
2017-02-11 05:35:332593 從Zynq第一塊開(kāi)發(fā)板推出開(kāi)始就一直試用并發(fā)布博文分享實(shí)踐經(jīng)驗(yàn)的亞當(dāng).泰勒（Adam Taylor）先生， 剛剛在EEtimes的網(wǎng)站上發(fā)布了一篇非常給力的文章，名字叫做創(chuàng)建可靠FPGA設(shè)計(jì)的10 大技巧（英文） 無(wú)論對(duì)于初學(xué)者還是有經(jīng)驗(yàn)的FPGA設(shè)計(jì)者都是一份寶貴的資料，推薦收藏并分享！
2017-11-16 16:53:07909 兩種方式可顯示該頁(yè)面： 右鍵單擊項(xiàng)目瀏覽器窗口中FPGA終端下的程序生成規(guī)范，從快捷菜單中選擇新建?編譯，打開(kāi)編譯屬性對(duì)話框。在類別列表中選擇Xilinx選項(xiàng)，可顯示該頁(yè)。 如FPGA程序生成規(guī)范已
2017-11-17 19:07:062442 使用FPGA終端創(chuàng)建應(yīng)用程序前，必須創(chuàng)建一個(gè)LabVIEW項(xiàng)目。然后添加FPGA終端至該項(xiàng)目并創(chuàng)建FPGA VI。
2017-11-18 02:47:232878 LabVIEW使用IP集成節(jié)點(diǎn)方便的整合Xilinx內(nèi)核生成IP至FPGA VI。按照下列步驟添加X(jué)ilinx內(nèi)核生成器IP至FPGA VI。 1、在支持的FPGA終端下新建一個(gè)空白VI，并顯示VI
2017-11-18 05:56:222433 同屬一個(gè)LabVIEW項(xiàng)目的FPGA VI或程序生成規(guī)范的引用?？蓭ы?xiàng)目?jī)?nèi)部或外部的任意位文件的引用。 如要打開(kāi)FPGA VI的引用，FPGA終端、FPGA VI和主控VI必須位于同一個(gè)LabVIEW項(xiàng)目中。如打開(kāi)位文件的引用，主控VI無(wú)需位于該項(xiàng)目中。
2017-11-18 06:05:013234 本文檔內(nèi)容介紹了一個(gè)STM32CubeMX生成一個(gè)SD卡讀寫(xiě)程序，由于本程序是直接操作SD卡的物理扇區(qū)，而直接寫(xiě)物理扇區(qū)可能會(huì)破壞SD卡原有的文件系統(tǒng)，所以代碼中沒(méi)有進(jìn)行寫(xiě)操作的演示，有興趣的朋友可自已實(shí)驗(yàn)，但要提前備份SD卡內(nèi)的文件。
2018-01-08 11:23:0357 本文檔詳解如何創(chuàng)建一個(gè)STM32工程，供參考
2018-03-30 11:46:0831 C語(yǔ)言變成規(guī)范
2018-05-24 14:36:3813 Synergy ISDE 視頻教程-使用Synergy項(xiàng)目生成器創(chuàng)建和構(gòu)建新的Synergy項(xiàng)目
2018-07-20 01:25:003591 本篇文章主要介紹在FPGA設(shè)計(jì)中如何使用本GXFPGA驅(qū)動(dòng)創(chuàng)建一個(gè)中斷事件/請(qǐng)求。
中斷作為硬件與軟件握手和同步的手段而被廣泛使用，可用于表示硬件進(jìn)程的完成或軟件執(zhí)行過(guò)程中的請(qǐng)求。Gx3500
2018-09-07 14:34:186 那么，程序和進(jìn)程(process)的區(qū)別又是什么呢?
2018-10-06 11:53:007097 FPGA I/O 優(yōu)化功能提供了自動(dòng)化 FPGA 符號(hào)生成流程，該流程與原理圖設(shè)計(jì)和 PCB 設(shè)計(jì)相集成，可節(jié)省大量創(chuàng)建 PCB 設(shè)計(jì)的時(shí)間，同時(shí)提高原理圖符號(hào)的總體質(zhì)量和準(zhǔn)確性。
2019-05-20 06:16:003867 
FPGA的I / O優(yōu)化提供了一個(gè)自動(dòng)化的FPGA符號(hào)生成過(guò)程集成的原理圖和PCB設(shè)計(jì),節(jié)省天的PCB設(shè)計(jì)創(chuàng)建時(shí)間的整體質(zhì)量和準(zhǔn)確性,同時(shí)增加你的原理圖符號(hào)。
2019-10-16 07:06:003230 本文檔的主要內(nèi)容詳細(xì)介紹的是EDA原理圖庫(kù)與PCB庫(kù)創(chuàng)建規(guī)范的詳細(xì)說(shuō)明。
2020-04-24 08:00:000 Prevost和他的博士生Sanchita Ghose被自動(dòng)Foley系統(tǒng)的想法所吸引，開(kāi)始創(chuàng)建了一個(gè)多層機(jī)器學(xué)習(xí)程序。他們創(chuàng)建了兩種不同的模型，可以在第一步中使用，包括識(shí)別視頻中的動(dòng)作并確定合適的聲音。
2020-09-04 14:19:491668 一、地址概念和程序如何運(yùn)行在多道程序環(huán)境下，要使程序運(yùn)行，必須先為之創(chuàng)建進(jìn)程。而創(chuàng)建進(jìn)程的第一件事，便是將程序和數(shù)據(jù)裝入內(nèi)存。如何將一個(gè)用戶源程序變?yōu)?b class="flag-6" style="color: red">一個(gè)可在內(nèi)存中執(zhí)行的程序，通常都要經(jīng)過(guò)以下幾個(gè)
2021-11-11 11:19:274459 
、使用步驟1.引入庫(kù)2.讀入數(shù)據(jù)總結(jié)歡迎使用Markdown編輯器新的改變功能快捷鍵合理的創(chuàng)建標(biāo)題，有助于目錄的生成如何改變文本的樣式插入鏈接與圖片如何插入一段漂亮的代碼片生成一個(gè)適合你的列表創(chuàng)建一個(gè)表格設(shè)定內(nèi)容居中、居左、居右SmartyPants創(chuàng)建一
2021-12-03 13:36:023 LiteX 框架為創(chuàng)建 FPGA 內(nèi)核/SoC、探索各種數(shù)字設(shè)計(jì)架構(gòu)和創(chuàng)建完整的基于 FPGA 的系統(tǒng)提供了方便高效的基礎(chǔ)架構(gòu)。
2022-09-13 09:04:142475 在實(shí)際工作中，許多公司對(duì)Verilog程序編寫(xiě)規(guī)范都有要求。在公司內(nèi)部統(tǒng)一Verilog程序編寫(xiě)規(guī)范不僅可以增強(qiáng)程序的可讀性、可移植性，而且也有助于邏輯工程師之間交流、溝通，提升邏輯組成員之間的團(tuán)隊(duì)協(xié)作能力。本文就大部分公司常見(jiàn)的Verilog程序編寫(xiě)規(guī)范作一個(gè)介紹。
2022-09-15 09:35:584816 電子發(fā)燒友網(wǎng)站提供《使用FPGA創(chuàng)建RISC V系統(tǒng).zip》資料免費(fèi)下載
2022-11-08 10:26:454 電子發(fā)燒友網(wǎng)站提供《如何創(chuàng)建一個(gè)簡(jiǎn)單的溫度計(jì).zip》資料免費(fèi)下載
2022-11-15 10:15:470 電子發(fā)燒友網(wǎng)站提供《創(chuàng)建一個(gè)Arduino UNO鬧鐘.zip》資料免費(fèi)下載
2022-12-27 10:35:290 PLC Logic下的“Motion Solution_Generated”，可查看伺服的代碼。 MSW為每個(gè)軸都生成一個(gè)全局變量列表以及一個(gè)程序。
2023-03-08 15:33:00934 本節(jié)主要介紹如何在Automation Builder中創(chuàng)建一個(gè)新工程，創(chuàng)建的工程項(xiàng)目樹(shù)的基本結(jié)構(gòu)，以及如何跟PLC建立連接等。 2_具體操作介紹 1.新建工程 打開(kāi)Automation
2023-03-08 15:44:002480 
FPGA設(shè)計(jì)的五個(gè)主要任務(wù)：邏輯綜合、門(mén)級(jí)映射、整體功能邏輯布局、邏輯資源互連布線，最后生成FPGA的bit流
2023-04-06 09:39:451510 LiteX 框架為創(chuàng)建 FPGA 內(nèi)核/SoC、探索各種數(shù)字設(shè)計(jì)架構(gòu)和創(chuàng)建完整的基于 FPGA 的系統(tǒng)提供了方便高效的基礎(chǔ)架構(gòu)。
2023-06-28 09:08:051323 
電子發(fā)燒友網(wǎng)站提供《分形生成FPGA設(shè)計(jì)練習(xí).zip》資料免費(fèi)下載
2023-07-06 10:09:470 FPGA 設(shè)計(jì)工程師需要對(duì)如何創(chuàng)建系統(tǒng)以及使用行業(yè)軟件和工具有深入的了解。在軟件方面，設(shè)計(jì)工程師必須知道如何建模自己的設(shè)計(jì)，并通過(guò)一系列測(cè)試保證正確的運(yùn)行。業(yè)界有許多這種高級(jí)建模程序，包括Matlab，Simulink，Octave，Verdi等等。
2023-08-01 09:20:51840 本教程提供了全面的信息，將幫助您了解如何創(chuàng)建 Altera? FPGA 設(shè)計(jì)并在您的開(kāi)發(fā)板。
2023-08-16 11:44:2420 在此示例中，將用于程序代碼可視化和監(jiān)控的對(duì)象連接到控制程序。您先前已在 STEP 7 中創(chuàng)建了一個(gè)程序（用于運(yùn)輸傳送帶上的生產(chǎn)單位）。
2023-09-04 15:27:369575 
。創(chuàng)建工程本篇文章我們來(lái)創(chuàng)建第一個(gè)AWTK程序，也就是HelloWorld程序，它總共包含兩個(gè)頁(yè)面，先來(lái)看下最終效果圖：圖1Hello工程兩個(gè)頁(yè)面的效果預(yù)覽首頁(yè)包含兩
2023-12-01 08:24:411420 
近日，美國(guó)德克薩斯大學(xué)宣稱他們將創(chuàng)建一個(gè)學(xué)術(shù)界最強(qiáng)大的生成性人工智能（AI）研究中心，該中心將配備600個(gè)Nvidia H100 GPU用于AI模型的訓(xùn)練，該計(jì)算機(jī)集群被命名為Vista，目前由德克薩斯高級(jí)計(jì)算中心（TACC）負(fù)責(zé)托管。
2024-05-28 09:06:061283 
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論