摘要： 針對(duì)面陣CCD KAI-1020 在高幀頻工作模式下的驅(qū)動(dòng)要求， 以FPGA 作為控制單元及時(shí)序發(fā)生器，完成CCD 高幀頻工作模式下的硬件及軟件設(shè)計(jì)，仿真驗(yàn)證了驅(qū)動(dòng)時(shí)序的正確性，完成了硬件電路的調(diào)試與試驗(yàn)。成像實(shí)驗(yàn)表明，該設(shè)計(jì)滿足了CCD KAI-1020 在雙端口輸出模式下成像的各種驅(qū)動(dòng)控制功能，圖像分辨率為1 000×1 000，幀頻達(dá)到48 f/s。

電荷耦合器件CCD （Charge Coupled Device) 自20 世紀(jì)70 年代由貝爾實(shí)驗(yàn)室發(fā)明以來， 因其分辨率高、測(cè)量誤差小等優(yōu)點(diǎn)， 被廣泛應(yīng)用于各種成像儀器中。CCD 按照成像維數(shù)分為線陣與面陣兩種類型。線陣CCD 因其本身只有一維， 需要進(jìn)行推掃才能形成二維圖像， 主要用于光譜分析與圖像掃描等領(lǐng)域； 面陣CCD 因其本身就能形成二維圖像， 而被廣泛應(yīng)用于數(shù)碼相機(jī)、攝像機(jī)及工業(yè)機(jī)器人等領(lǐng)域[ 1]。

面陣CCD 按電荷讀出方式又分為全幀轉(zhuǎn)移、幀轉(zhuǎn)移、行間轉(zhuǎn)移三種， 其中行間轉(zhuǎn)移CCD 因其不需要機(jī)械快門、讀出速度最快等優(yōu)點(diǎn)， 一直被作為高幀頻CCD 相機(jī)的首選。

CCD 的驅(qū)動(dòng)時(shí)序產(chǎn)生方法主要有以下四種： 直接數(shù)字電路（IC） 驅(qū)動(dòng)法、單片機(jī)驅(qū)動(dòng)法、EPROM 驅(qū)動(dòng)法、可編程邏輯器件法等[ 2]。近些年來， 隨著可編程器件的高速發(fā)展，F(xiàn)PGA 因其高速并行處理方式， 極強(qiáng)的編程靈活性， 十分適合用來產(chǎn)生CCD 的驅(qū)動(dòng)時(shí)序， 加之其能很好地避免其他驅(qū)動(dòng)方式的弊端， 因而已經(jīng)成為CCD 驅(qū)動(dòng)電路的首選。

本文針對(duì)功耗體積要求嚴(yán)格的高幀頻高分辨率CCD 相機(jī)應(yīng)用場(chǎng)合， 選用FPGA 作為高速行間轉(zhuǎn)移CCD的驅(qū)動(dòng)控制， 在減小系統(tǒng)體積， 降低系統(tǒng)功耗的同時(shí)， 完成控制任務(wù)。

1 KAI-1020 結(jié)構(gòu)及特點(diǎn)

KAI -1020 是美國(guó)柯達(dá)公司生產(chǎn)的行間轉(zhuǎn)移型面陣CCD， 總像元數(shù)1 028 （H）×1 008 （V） ， 其中有效像元1 000(H)×1 000(V) ， 像元尺寸7.4 μm(V)×7.4 μm(H) ， 有效成像面積10.5 mm[ 2-3]。

KAI -1020 具有逐行讀出和交錯(cuò)讀出（ 只讀取CCD 1 000 行成像有效單元中的500 行） 兩種方式， 最大像元讀出速率40 MHz ， 可以選擇單通道或雙通道讀出。采用逐行掃描， 雙通道讀出方式， 圖像分辨率為1 000 （H）×1 000 （V） ， 幀頻可達(dá)48 幀/秒， 本文設(shè)計(jì)即為完成此工作模式。

為保證KAI -1020 在高幀頻工作模式下的信號(hào)質(zhì)量， 其內(nèi)部集成了相關(guān)雙采樣電路。成像區(qū)在感光后， 將光信號(hào)轉(zhuǎn)化為電荷包， 在驅(qū)動(dòng)信號(hào)的控制下， 將電荷包轉(zhuǎn)移到鄰近的存儲(chǔ)區(qū)， 依次將電荷信號(hào)轉(zhuǎn)移、讀出， 送入內(nèi)部集成的CDS 電路采樣后輸出。

2 硬件電路設(shè)計(jì)

KAI-1020 工作時(shí)所需驅(qū)動(dòng)信號(hào)較為復(fù)雜， 需要6 種偏置電壓， 電壓加載順序也有一定要求。將驅(qū)動(dòng)電路分為電壓產(chǎn)生、FPGA 控制、時(shí)序驅(qū)動(dòng)器3 個(gè)模塊。電壓產(chǎn)生模塊用來產(chǎn)生FPGA 及CCD 工作需要的各種偏置電壓；FPGA 控制模塊分為電壓控制模塊和時(shí)序發(fā)生模塊，分別用來控制CCD 電壓上電順序和CCD 驅(qū)動(dòng)時(shí)序產(chǎn)生； 時(shí)序驅(qū)動(dòng)器用來匹配FPGA 端口電壓與CCD 驅(qū)動(dòng)信號(hào)電壓。驅(qū)動(dòng)硬件結(jié)構(gòu)如圖1 所示。

2.1 電壓產(chǎn)生模塊
CCD 作為高精度的圖像傳感器， 對(duì)電源電壓穩(wěn)定性及電路噪聲水平要求較高。DC/DC 電源效率高， 但紋波大。LDO 電源穩(wěn)定性好， 但壓差大時(shí)發(fā)熱量也大， 會(huì)增加系統(tǒng)功耗及電路噪聲[ 4]。

KAI -1020 因內(nèi)部結(jié)構(gòu)要求， 需要進(jìn)行三步上電，F(xiàn)PGA 作為控制單元，+3.3 V、+2.5 V、+1.2 V 的工作電壓需要隨系統(tǒng)上電加載。

相機(jī)母線電壓為+12 V， 為保證CCD 正常工作， 降低系統(tǒng)功耗， 減少CCD 高速工作時(shí)電壓紋波及電路噪聲造成的影響， 電壓產(chǎn)生模塊采用先大壓差DC/DC 變換，再小壓差線性穩(wěn)壓， 由FPGA 控制上電順序的方案。電源模塊電壓變換過程如圖2 所示。

2.2 FPGA 控制模塊
為相機(jī)小型化考慮，F(xiàn)PGA 選用Xilinx 公司Spartan-3AN 系列中的XC3S400AN。XC3S400AN 資源豐富， 擁有40 萬門電路和多達(dá)311 個(gè)用戶I/O， 內(nèi)部集成了4 Mbit Flash 作為程序存儲(chǔ)區(qū)， 不需要外接配置芯片， 十分適合對(duì)空間敏感和安全性要求較高的場(chǎng)合。

相機(jī)加電后，F(xiàn)PGA 完成配置， 進(jìn)入工作狀態(tài)， 接到上電命令后， 通過控制穩(wěn)壓器的使能端控制電壓加載，完成CCD 三步上電。FPGA 控制流程如圖3 所示。

-9 V 電壓加載后，V1MID 與V1MID（-1.2 V） 通過對(duì)地串聯(lián)的兩個(gè)二極管導(dǎo)通形成。

2.3 時(shí)序驅(qū)動(dòng)模塊
XC3S400AN 每個(gè)BANK 都可配置管腳電壓為L(zhǎng)VTTL或LVCOMS ， 但CCD 驅(qū)動(dòng)時(shí)序電壓為0 ～5 V， 所以需要在FPGA 與CCD 之間增加電平轉(zhuǎn)換芯片。

TI 公司的SN74LV8T245 是一款8 bit 轉(zhuǎn)換電壓可調(diào)、輸出三態(tài)、雙供電總線收發(fā)器， 其內(nèi)部分為AB 兩路， 由DIR 控制數(shù)據(jù)流向?yàn)锳 到B 或B 到A， 兩路電壓均可配置為1.65 V～5.5 V。將DIR 配置為1， 數(shù)據(jù)流向?yàn)锳 到B，A 路接+3.3 V 電壓， 接口與FPGA 驅(qū)動(dòng)信號(hào)連接，B路接+5 V 電壓， 接口與CCD 驅(qū)動(dòng)電容連接， 完成FPGA與CCD 驅(qū)動(dòng)電壓的匹配。

3 軟件設(shè)計(jì)

3.1 時(shí)序分析
KAI-1020 工作在逐行掃描、雙通道讀出模式下， 主要驅(qū)動(dòng)信號(hào)有V2B、V2A、V1、H1、H2 、SH、R、SA、SB、T。V2B 為幀轉(zhuǎn)移信號(hào)， 下降沿時(shí)，CCD 將感光單元中的電荷包轉(zhuǎn)移到存儲(chǔ)單元中；V2A、V1 為垂直轉(zhuǎn)移信號(hào)， 負(fù)責(zé)將存儲(chǔ)單元中每一行的電荷包轉(zhuǎn)移到讀出寄存器中；H1、H2 為水平轉(zhuǎn)移信號(hào)， 負(fù)責(zé)將每一行中的每個(gè)像元從寄存器中讀出；SH 為電子快門信號(hào)，SH 的一個(gè)高脈沖可以將CCD 之前曝光積累的電荷清零， 電荷的積累時(shí)間變?yōu)閺腟H 的下降沿到V2B 的下降沿， 從而實(shí)現(xiàn)控制曝光時(shí)間；R、SA、SB、T 為相關(guān)雙采樣的控制時(shí)序，R與T 同相， 與SA、SB 有一定的相位差， 其具體時(shí)序關(guān)系如圖4 所示。

KAI-1020 驅(qū)動(dòng)信號(hào)中， 水平轉(zhuǎn)移信號(hào)與CDS 信號(hào)頻率最高， 為40 MHz ， 占空比分別為50%和33.33%， 這幾個(gè)信號(hào)之間存在一定的相位關(guān)系， 通過更高頻的信號(hào)分頻實(shí)現(xiàn)。相機(jī)的工作時(shí)鐘為30 MHz ， 經(jīng)FPGA 的DCM進(jìn)行8 倍頻后， 再將信號(hào)六分頻并進(jìn)行移位得到不同相位的40 MHz 信號(hào)。對(duì)于垂直轉(zhuǎn)移信號(hào)及電子快門等低頻信號(hào)， 通過對(duì)40 MHz 的信號(hào)計(jì)數(shù)分頻實(shí)現(xiàn)。實(shí)現(xiàn)過程如圖5 所示。

3.2 邏輯設(shè)計(jì)
KAI-1020 工作在雙端口讀出模式時(shí)， 左右兩面的數(shù)據(jù)分左右兩路讀出。讀出寄存器中， 左右兩路各有8個(gè)空像元， 水平轉(zhuǎn)移時(shí)序需要重復(fù)522 次， 才能將一行圖像數(shù)據(jù)從左右兩路讀出。為保證讀出行的電荷不對(duì)下一行電荷造成影響， 一般水平轉(zhuǎn)移序列至少重復(fù)523次， 垂直轉(zhuǎn)移時(shí)序需要重復(fù)1 008 次， 將1 008 行數(shù)據(jù)依次從存儲(chǔ)區(qū)轉(zhuǎn)移到讀出寄存器。

將驅(qū)動(dòng)時(shí)序通過狀態(tài)機(jī)實(shí)現(xiàn)， 幀轉(zhuǎn)移由狀態(tài)s0 表示， 垂直轉(zhuǎn)移和水平轉(zhuǎn)移由s1 表示， 通過計(jì)數(shù)器計(jì)數(shù)完成延時(shí)要求， 狀態(tài)轉(zhuǎn)換過程如圖6 所示。

在垂直轉(zhuǎn)移信號(hào)變化時(shí)， 水平轉(zhuǎn)移信號(hào)H1、H2 需要分別保持高電平和低電平。在狀態(tài)s1 中， 設(shè)置信號(hào)H_en ， 通過將H_en 與40 MHz 信號(hào)進(jìn)行“ 或” 運(yùn)算， 得到H1 信號(hào)， 將H_en 與40 MHz 信號(hào)“ 或” 運(yùn)算后再取反， 得到H2 信號(hào)。

電子快門信號(hào)SH 需要加載于某行電荷信號(hào)讀取完成后，V1 與V2A 信號(hào)上升沿之前，H1、H2 在此期間需要保持變化。當(dāng)計(jì)數(shù)器cnt3 計(jì)到曝光所需的行數(shù)T 后，狀態(tài)機(jī)跳轉(zhuǎn)到狀態(tài)s2 ， 完成SH 信號(hào)延時(shí)后跳轉(zhuǎn)回s1 ，實(shí)現(xiàn)電子快門1-1007 級(jí)可調(diào)。

3.3 邏輯仿真
通過時(shí)序分析， 采用VHDL 語言進(jìn)行程序設(shè)計(jì)， 在Xilinx 公司的集成開發(fā)環(huán)境ISE 10.1 中編寫源代碼， 并進(jìn)行仿真， 仿真波形如圖7 所示。

圖7(a) 為整體仿真波形的一部分，V2B、V2A、V1 在幀轉(zhuǎn)移階段完成后，V2B 保持低電平，V2A、V1 開始重復(fù)； 圖7(b) 為水平轉(zhuǎn)移信號(hào)與相關(guān)雙采樣信號(hào)的部分仿真波形，H1、H2 反相，R、SA、SB、T 相位關(guān)系與時(shí)序要求相同，當(dāng)V2A、V1 變化時(shí)，H1 為高電平，H2 為低電平。

4 實(shí)驗(yàn)結(jié)果

在仿真通過后，對(duì)VHDL 源代碼進(jìn)行綜合和實(shí)現(xiàn)， 生成可編程文件， 將該文件下載到FPGA 后， 控制CCD 產(chǎn)生圖像信號(hào)， 經(jīng)過后端處理電路， 將模擬圖像信號(hào)轉(zhuǎn)化為數(shù)字信號(hào)， 并對(duì)兩路輸出的圖像信號(hào)進(jìn)行拼接， 形成一行圖像， 通過高速串行LVDS 信號(hào)將圖像信號(hào)發(fā)送至數(shù)據(jù)接收端， 解碼LVDS 信號(hào)， 通過采集卡在上位機(jī)形成圖像。經(jīng)實(shí)際成像測(cè)試，CCD 在設(shè)計(jì)的軟硬件驅(qū)動(dòng)下，幀頻可達(dá)48 幀/秒， 圖像分辨率為1 000 （H）×1 000 （V） ，并能通過電子快門對(duì)曝光時(shí)間進(jìn)行1-1007 級(jí)調(diào)節(jié)， 靈活控制圖像亮度。

使用FPGA 作為CCD KAI-1020 的控制單元及時(shí)序發(fā)生器， 可以十分方便地產(chǎn)生各種控制及驅(qū)動(dòng)信號(hào)， 完成CCD 上電順序控制及復(fù)雜驅(qū)動(dòng)時(shí)序產(chǎn)生， 其強(qiáng)大的可編程和并行處理能力也十分利于系統(tǒng)擴(kuò)展和升級(jí)。