可編程片上系統(tǒng)( SoPC)是在可編程邏輯器件的基礎(chǔ)上發(fā)展起來(lái)的一種靈活、高效的嵌入式系統(tǒng)設(shè)計(jì)解決方案,系統(tǒng)設(shè)計(jì)者可以從傳統(tǒng)的板級(jí)系統(tǒng)設(shè)計(jì)轉(zhuǎn)換到芯片級(jí)系統(tǒng)設(shè)計(jì),將系統(tǒng)設(shè)計(jì)中所需要的各個(gè)功能單元以IP ( Intellectual Property)的形式集成到FPGA中,實(shí)現(xiàn)集成度更高的嵌入式系統(tǒng)。

Virtex-4系列FPGA是由Xilinx公司推出的包含多個(gè)面向特定領(lǐng)域平臺(tái)的FPGA產(chǎn)品,各個(gè)系列的FPGA通過(guò)對(duì)嵌入式處理器、高性能DSP功能單元、增強(qiáng)時(shí)鐘管理、存儲(chǔ)器、并行和串行I/O、混合信號(hào)以及其它功能模塊等的優(yōu)化組合使其可以滿(mǎn)足特定領(lǐng)域的應(yīng)用需求。Virtex-4系列的三個(gè)平臺(tái)分別是:針對(duì)邏輯應(yīng)用的Virtex-4 LX,針對(duì)超高性能信號(hào)處理的Virtex-4SX,針對(duì)嵌入式處理和高速串行連接的Virtex-4 FX。其中Virtex-4 FX系列FPGA主要是為復(fù)雜系統(tǒng)應(yīng)用提供優(yōu)化,特別是網(wǎng)絡(luò)、存儲(chǔ)、電信和嵌入式應(yīng)用中的高速串行連接和嵌入式處理,在其配套的EDK環(huán)境中還為系統(tǒng)設(shè)計(jì)者提供豐富的總線、時(shí)鐘、外設(shè)、JTAG口等IP資源,使設(shè)計(jì)者能夠方便的搭建自己的嵌入式系統(tǒng)。

1　Virtex-4 FX系列FPGA介紹

Virtex-4 FX系列FPGA芯片內(nèi)至少包含一個(gè)PowerPC405處理器核,其功能結(jié)構(gòu)如圖1所示,該處理器核為32位哈佛結(jié)構(gòu)的R ISC硬核,最高工作頻率為400MHz。PowerPC405處理器包括以下功能單元: ( 1)5級(jí)數(shù)據(jù)通道流水線,包括取指、譯碼、執(zhí)行、寫(xiě)回、裝入寫(xiě)回5 級(jí)流水段; ( 2 ) 一個(gè)虛擬內(nèi)存管理單元(MMU) ,支持可變頁(yè)面大小和寫(xiě)保護(hù)、控制訪問(wèn)選項(xiàng);(3)獨(dú)立的指令Cache和數(shù)據(jù)Cache; ( 4)支持調(diào)試和跟蹤,包含一個(gè)JTAG接口; ( 5)三個(gè)可編程計(jì)時(shí)器。另外, PowerPC 405硬核還具有如下特點(diǎn): ( 1)支持硬件乘法和除法; ( 2) 32個(gè)32位通用寄存器; ( 3) 16KB兩路組相聯(lián)方式指令緩存( set-associative) ; (4) 16KB兩路組相聯(lián)方式數(shù)據(jù)緩存、寫(xiě)回/寫(xiě)直達(dá); ( 5 ) 實(shí)現(xiàn)PowerPC用戶(hù)指令集架構(gòu)(U ISA) ; ( 6)專(zhuān)用的片上存儲(chǔ)器接口(OCM) ; ( 7 )支持IBM CoreConnect總線架構(gòu)。

?

CoreConnect總線架構(gòu)是由IBM開(kāi)發(fā)的一種片上總線通信連接技術(shù)。CoreConnect總線包括處理器局部總線( PLB) 、片上外設(shè)總線(OPB)和設(shè)備控制寄存器總線(DCR) 。PLB總線為主設(shè)備和從設(shè)備之間提供高帶寬、低延遲的連接,OPB總線為連接具有不同總線寬度和時(shí)序要求的外設(shè)提供了一條途徑,減少了對(duì)PLB性能的影響,DCR總線用來(lái)控制PowerPC405處理器中的通用寄存器和設(shè)備寄存器之間的數(shù)據(jù)傳輸。

2　基于SoPC的嵌入式系統(tǒng)設(shè)計(jì)技術(shù)

2. 1　平臺(tái)技術(shù)

在平臺(tái)的基礎(chǔ)上來(lái)構(gòu)建嵌入式系統(tǒng)為設(shè)計(jì)者提供了極大的便利, Xilinx 推出的嵌入式開(kāi)發(fā)工具包( EDK)集成了諸如硬件平臺(tái)產(chǎn)生器(platgen) 、硬件仿真模型產(chǎn)生器( SimGen) 、軟件平臺(tái)產(chǎn)生器( libgen) 、應(yīng)用軟件編譯工具(GNU Compiler) 、軟件調(diào)試工具(GNU Debugger) 等一系列工具。設(shè)計(jì)者可以通過(guò)集成在EDK環(huán)境下的Xilinx平臺(tái)工作室(XPS)方便的調(diào)用各種工具進(jìn)行基于SoPC的嵌入式系統(tǒng)設(shè)計(jì)。EDK環(huán)境下為系統(tǒng)設(shè)計(jì)者提供了豐富的IP資源,可利用現(xiàn)有的資源迅速搭建自己的嵌入式系統(tǒng),完成整個(gè)PowerPC系統(tǒng)硬件的開(kāi)發(fā)。如果開(kāi)發(fā)工具包提供的IP庫(kù)不能滿(mǎn)足系統(tǒng)設(shè)計(jì)者的需求,設(shè)計(jì)者也可定制自己的IP。圖2所示為EDK開(kāi)發(fā)環(huán)境圖形界面。

EDK環(huán)境為其自帶的IP提供了相應(yīng)的驅(qū)動(dòng)程序及相關(guān)的函數(shù),設(shè)計(jì)者可以通過(guò)調(diào)用這些函數(shù)加快應(yīng)用程序的開(kāi)發(fā)。對(duì)于設(shè)計(jì)者自行研制的IP,則需要編寫(xiě)相應(yīng)的驅(qū)動(dòng)程序。應(yīng)用程序編寫(xiě)完成后,調(diào)用EDK下的GNU工具,編譯連接生成可執(zhí)行文件,再將硬件、軟件文件結(jié)合在一起,產(chǎn)生可下載的位流文件下載到FPGA,使用Xilinx 微處理器調(diào)試工具(XMD ) 連接GNU調(diào)試工具進(jìn)行應(yīng)用程序調(diào)試,在確認(rèn)應(yīng)用程序正確無(wú)誤,能實(shí)現(xiàn)系統(tǒng)功能之后,即可將位流文件轉(zhuǎn)換成PROM的配置文件(MCS文件) 下載到目標(biāo)板上的PROM,從而完成整個(gè)設(shè)計(jì)開(kāi)發(fā)。圖3為利用EDK工具進(jìn)行嵌入式系統(tǒng)開(kāi)發(fā)的流程。

2. 2　系統(tǒng)架構(gòu)及硬件設(shè)計(jì)

基于SoPC的嵌入式系統(tǒng)設(shè)計(jì)過(guò)程中,系統(tǒng)設(shè)計(jì)者首先要明確設(shè)計(jì)需求,這對(duì)于整個(gè)設(shè)計(jì)具有指導(dǎo)性作用,也是將來(lái)設(shè)計(jì)完成后檢驗(yàn)設(shè)計(jì)是否可用的標(biāo)準(zhǔn)之一。系統(tǒng)設(shè)計(jì)者根據(jù)設(shè)計(jì)需求來(lái)確定其系統(tǒng)架構(gòu),定義系統(tǒng)主要模塊組成,決定其接口類(lèi)型、總線結(jié)構(gòu)、硬件功能及軟件功能,完備的系統(tǒng)架構(gòu)定義要能滿(mǎn)足基本的設(shè)計(jì)需求,并能最大限度的提高系統(tǒng)整體性能。