數(shù)字中頻顧名思義，是指一種中間頻率的信號形式。中頻是相對于基帶信號和射頻信號來講的，中頻可以有一級或多級，它是基帶和射頻之間過渡的橋梁。 如圖1所示，中頻部分用數(shù)字方式來實現(xiàn)就稱之為數(shù)字中頻。數(shù)字
2023-10-21 18:59:00
8578 
基于GPS/BD兼容高靈敏度導(dǎo)航產(chǎn)品開發(fā)和產(chǎn)業(yè)化項目，對經(jīng)典載波跟蹤環(huán)進行修改，設(shè)計實現(xiàn)了高靈敏度跟蹤環(huán)路。將傳統(tǒng)的單點積分數(shù)據(jù)，轉(zhuǎn)化成一列數(shù)據(jù)，對該數(shù)據(jù)進行FFT變換后，可提高載波頻率的估計精度，從而提高系統(tǒng)的跟蹤靈敏度。并對高靈敏度跟蹤環(huán)路進行仿真分析，證明高靈敏跟蹤環(huán)路對弱信號的跟蹤能力。
2013-08-12 10:23:0111601 根據(jù)BPSK調(diào)制信號調(diào)制機理和平方倍頻法原理，在FPGA平臺上設(shè)計實現(xiàn)了BPSK調(diào)制信號載波頻率估計單元。
2014-09-01 11:26:403313 模擬控制環(huán)路促成了非常容易的補償，環(huán)路經(jīng)過了校準，以不受工作條件的影響，該環(huán)路還可實現(xiàn)逐周期限流，并產(chǎn)生快速和準確的電壓及負載瞬態(tài)響應(yīng)，在運用數(shù)字控制的產(chǎn)品中沒有見到與ADC量化有關(guān)的誤差
2018-09-26 17:32:24
Gardner算法實現(xiàn)基帶信號位同步的原理和MATLAB程序講解-無線通信技術(shù)分享-4作者：頻率相應(yīng)關(guān)鍵詞：Gardner算法 異步位同步 插值濾波器 非數(shù)據(jù)定時誤差提取 TED 環(huán)路濾波器各位朋友
2013-09-10 15:17:26
5.2 ieee 802.11a中的同步 5.3 分組檢測 5.3.1 分組檢測常用算法 5.3.2 延時相關(guān)加長度保持算法的硬件結(jié)構(gòu) 5.3.3 分組檢測的實現(xiàn) 5.4 載波同步 5.4.1 載波同步
2012-04-24 09:21:33
物理層標準IEEE 802．11a為實例，研究如何在FPGA上實現(xiàn)一個OFDM通信系統(tǒng)的基帶收發(fā)機?！痘赬ILINX FPGA的OFDM通信系統(tǒng)基帶設(shè)計》在系統(tǒng)地給出了收發(fā)機模塊劃分的基礎(chǔ)上，對每個
2012-11-02 11:09:37
。應(yīng)用數(shù)字下變頻技術(shù)和Kay算法實現(xiàn)載波頻率的精確估計。設(shè)計實例的仿真結(jié)果表明了該環(huán)路的有效性，環(huán)路可在短對同內(nèi)完成高精度的載波頻率同步。載波頻率同步在雷達和通信系統(tǒng)中得到廣泛應(yīng)用。同步性能的好壞直接影響
2023-09-20 08:28:04
以數(shù)字基帶信號處理器件FPGA 為核心，實現(xiàn)上行信號的捕獲、跟蹤、擴頻解調(diào)，主要由信號放大電路、AD 轉(zhuǎn)換電路、FPGA 最小系統(tǒng)和電源轉(zhuǎn)換電路組成。其硬件總體結(jié)構(gòu)見圖信號放大電路信號放大電路
2018-08-13 07:18:30
什么是數(shù)字中頻？FPGA怎么實現(xiàn)數(shù)字中頻？
2021-05-08 08:05:40
DSP技術(shù)廣泛應(yīng)用于各個領(lǐng)域，但傳統(tǒng)的數(shù)字信號處理器由于以順序方式工作使得數(shù)據(jù)處理速度較低，且在功能重構(gòu)及應(yīng)用目標的修改方面缺乏靈活性。而使用具有并行處理特性的FPGA實現(xiàn)數(shù)字信號處理系統(tǒng)，具有很強的實時性和靈活性，因此利用FPGA實現(xiàn)數(shù)字信號處理成為數(shù)字信號處理領(lǐng)域的一種新的趨勢。
2019-10-17 08:12:27
和控制算法。樣品設(shè)計與MathCAD仿真演示，以說明增益和相位裕度及其對性能分析的影響。數(shù)字開關(guān)電源環(huán)路補償建立了數(shù)字控制DC/DC開關(guān)電源閉環(huán)系統(tǒng)的s域小信號模型，采用數(shù)字重設(shè)計法針對給定的系統(tǒng)參數(shù)
2020-07-28 14:50:42
功率一般為-130 dBm,但在室內(nèi)、森林、城市等復(fù)雜環(huán)境下，GPS信號驗證衰減可達20~30 dB,此時普通GPS 接收機不能實現(xiàn)正確的捕獲和跟蹤。本文基于了高靈敏度數(shù)字基帶芯片的研究背景，對經(jīng)典載波跟蹤環(huán)進行修改，設(shè)計實現(xiàn)了高靈敏度跟蹤環(huán)路設(shè)計，高靈敏跟蹤環(huán)路接收機實現(xiàn)了正確的捕獲和跟蹤。
2019-07-05 06:36:34
畢業(yè)設(shè)計題目，毫無頭緒，求指導(dǎo)。主要內(nèi)容：通信原理》課程中,數(shù)字基帶信號傳輸碼型是最重要的教學內(nèi)容之一。在傳輸系統(tǒng)中,需要各種不同的傳輸碼型及其相互變換。該設(shè)計要求分析通信系統(tǒng)基帶傳輸?shù)某Ｓ么a型
2015-02-28 18:09:14
利用20 kHz、30 kHz配合50 kHz的ADC對31351 Hz的信號采樣并進行頻率估計，其結(jié)果偏差僅為0.01 Hz，證明了方法的正確性。最后使用Zynq對算法進行了實現(xiàn)及測試，測試結(jié)果表明該
2018-07-31 10:24:36
小數(shù)分頻頻率合成器在測試時必須外接一個環(huán)路濾波器電路與壓控振蕩器才能構(gòu)成一個完整的鎖相環(huán)電路。其外圍電路中環(huán)路濾波器的設(shè)計好壞將直接影響到芯片的性能測試。以ADF4153小數(shù)分頻頻率合成器為例，研究
2019-07-05 06:35:40
數(shù)字上變頻/下變頻（DUC/DDC）是數(shù)字中頻設(shè)計的重要組成部分，其功能是將基帶信號經(jīng)過內(nèi)插濾波后變到中頻的頻率，或者將中頻的信號經(jīng)過抽取濾波后降到基帶的頻率上。本文的主要目的就是介紹多天線多載波數(shù)字上下變頻的FPGA實現(xiàn)方法，以及Altera提供的一種數(shù)字信號處理的工具，DSP BUILDER。
2019-09-25 08:22:51
數(shù)字上變頻/下變頻（DUC/DDC， digital up convert/ digital down convert）是數(shù)字中頻設(shè)計的重要組成部分，其功能是將基帶信號經(jīng)過內(nèi)插濾波后變到中頻的頻率
2019-08-09 06:52:39
你好，我有兩個設(shè)計，一個工作在250MHz，另一個工作在450 MHz ......面積不大..我想知道如何為特定的fpga設(shè)備進行時序估計。要在fpga上實現(xiàn)特定的設(shè)計，我應(yīng)該知道我的設(shè)計是否適合
2020-06-12 14:40:33
AD6654是什么？如何去實現(xiàn)一種基帶解調(diào)器的設(shè)計？AD6654在數(shù)字電視基帶解調(diào)器設(shè)計中有什么作用？
2021-06-07 06:16:50
怎么實現(xiàn)基于fpga+stm32的數(shù)字示波器設(shè)計？
2021-11-15 07:09:58
本文介紹了88E1111的功能和特點，并給出了采用88E1111完成數(shù)字微波接力系統(tǒng)基帶光纖拉遠的接13設(shè)計方案，解決了基帶光纖拉遠接口設(shè)計復(fù)雜、難以實現(xiàn)的問題。
2021-05-27 06:35:36
怎么利用FPGA實現(xiàn)數(shù)字電壓表的設(shè)計？
2021-05-06 10:19:03
數(shù)字系統(tǒng)的設(shè)計人員擅長在其印制電路板上用FPGA和CPLD將各種處理器、存儲器和標準的功能元件粘合在一起來實現(xiàn)數(shù)字設(shè)計。除了這些數(shù)字功能之外，FPGA和CPLD還可以使用LVDS輸入、簡單的電阻電容(RC)電路和一些FPGA或CPLD的數(shù)字邏輯單元實現(xiàn)共模功能，從而構(gòu)建模數(shù)轉(zhuǎn)換器(ADC)。
2019-08-19 06:15:33
本文首先介紹WCDMA系統(tǒng)的無線信道的基帶發(fā)送方案，說明其對多媒體業(yè)務(wù)的支持以及實現(xiàn)的復(fù)雜性。然后，從硬件實現(xiàn)角度，進行了DSP和FPGA的性能比較，提出DSP+FPGA基帶發(fā)送的實現(xiàn)方案，并以基站分系統(tǒng)（BTS）的發(fā)送單元為例，具體給出了該實現(xiàn)方案在下行無線信道基帶發(fā)送單元中的應(yīng)用。
2021-05-06 07:40:39
現(xiàn)在要做FPGA控制ADS8344E這個芯片，實現(xiàn)A/D轉(zhuǎn)換?？墒强赐陼r序圖之后不知道該怎么下手，特別是需要延時的地方，應(yīng)該用狀態(tài)機實現(xiàn)延時還是其他方法？請各位前輩不吝賜教。
2016-11-23 22:23:29
請問數(shù)字基帶信號中的“基帶”是什么意思呀？還有就是帶通傳輸系統(tǒng)中的“帶通”是和帶通濾波器中的“帶通\"是一個意思嗎?
2024-12-12 06:53:46
數(shù)字信號的基帶傳輸4.1 數(shù)字基帶信號 4.2 數(shù)字基帶傳輸系統(tǒng) 4.3 無碼間串擾的基帶傳輸系統(tǒng) 4.4 基帶數(shù)字信號的再生中繼傳輸 4.5 多進制數(shù)字基帶信號傳輸
2008-10-22 13:29:59
0 5.1 數(shù)字基帶信號5.2 基帶傳輸?shù)某Ｓ么a型5.3 基帶脈沖傳輸與碼間干擾5.4 無碼間干擾的基帶傳輸特性5.5 部分響應(yīng)系統(tǒng)5.6 無碼間干擾基帶系
2009-04-18 12:17:3031 介紹了應(yīng)用VHDL技術(shù)設(shè)計嵌入式全數(shù)字鎖相環(huán)路的方法。詳細敘述了其工作原理和設(shè)計思路，并用可編程邏輯器件FPCA予以實現(xiàn)。
2009-07-21 16:46:410 本文介紹了數(shù)字下變頻的組成結(jié)構(gòu)，并通過一個具體的實例，給出了FPGA 實現(xiàn)的具體過程。
2009-11-30 14:11:5234 數(shù)字濾波器在FPGA中的實現(xiàn)
2010-02-09 10:21:2777 本文介紹了基帶測試系統(tǒng)中，如何應(yīng)用FPGA實現(xiàn)后臺計算機與測試環(huán)境數(shù)據(jù)交互以及存儲的電路設(shè)計流程，并已在某基站測試系統(tǒng)中成功應(yīng)用。
2010-08-09 15:00:3227 介紹了應(yīng)用VHDL技術(shù)設(shè)計嵌入式全數(shù)字鎖相環(huán)路的方法。詳細描
2010-09-19 10:09:1468 本文對數(shù)字基帶信號脈沖成型濾波的應(yīng)用、原理及實現(xiàn)進行了研究。首先介紹了數(shù)字成型濾波的
2010-10-20 16:07:0460 提出了一種基于FPGA的時鐘跟蹤環(huán)路的設(shè)計方案,該方案簡化了時鐘跟蹤環(huán)路的結(jié)構(gòu),降低了時鐘調(diào)整電路的復(fù)雜度。實際電路測試結(jié)果表明,該方案能夠使接收機時鐘快速準確地跟蹤發(fā)
2010-11-19 14:46:5431 提出一種基于DCT域的數(shù)字水印算法，并用FPGA硬件實現(xiàn)其中關(guān)鍵部分DCT變換。采用VHDL語言有效設(shè)計和實現(xiàn)DCT變換，分析與仿真結(jié)果表明：與軟件實現(xiàn)相比，用FPGA實現(xiàn)水印算法具有高
2010-12-28 10:22:1420 摘? 要： 本文在分析WCDMA系統(tǒng)基帶處理方案的基礎(chǔ)上，結(jié)合DSP和FPGA性能的比較，提出了一種在性能、靈活性和性價比上都比較理想的DSP+FPGA基帶發(fā)送的實現(xiàn)方案。 引言 隨
2006-03-11 13:29:421016 
實驗 時分復(fù)用數(shù)字基帶通信系統(tǒng)
一、實驗?zāi)康?
1.掌握時分復(fù)用數(shù)字基帶通信系
2009-04-01 13:28:267255 
摘要： 提出了一種采用現(xiàn)場可編程門陣列（FPGA）實現(xiàn)基帶信號成形的FIR數(shù)字濾波器硬件電路的方案。該方案基于分布式算法的思想，利用FPGA豐富的查找表資源，從
2009-06-20 14:07:441439 
一種高速幀同步和相位模糊估計的方法及其FPGA實現(xiàn)
摘要：提出僅依靠接收符號和本地同步碼快速確定MPSK調(diào)制符號的幀同步，并同時估計其相位模糊值的計算方法，給
2010-01-27 09:38:171833 
基帶傳輸,基帶傳輸是什么意思
數(shù)字信號可以直接采用基帶傳輸,所謂基帶就是指基本頻帶。基帶傳輸就是在線路中直接傳送數(shù)字信號的電脈沖,這是
2010-03-18 14:36:0011588 全數(shù)字環(huán)路濾波器,什么是全數(shù)字環(huán)路濾波器
環(huán)路濾波器的性能優(yōu)劣會直接影響到跟蹤環(huán)路的性能。而采用數(shù)字化的環(huán)路濾波器便于調(diào)試參數(shù)和提高
2010-03-23 15:12:153869 什么是數(shù)字環(huán)路載波
數(shù)字環(huán)路載波以信道復(fù)用方式為眾多用戶提供多種業(yè)務(wù)的接入。數(shù)字環(huán)路載波在局側(cè)采用有限個標準的接口與相
2010-04-06 09:08:531417 基于FPGA和CPLD數(shù)字邏輯實現(xiàn)ADC技術(shù)
數(shù)字系統(tǒng)的設(shè)計人員擅長在其印制電路板上用FPGA和CPLD將各種處理器、存儲器和標準的功能元件粘合在一起來實現(xiàn)
2010-05-25 09:39:101844 
摘要：本文在分析TD-SCDMA系統(tǒng)基帶處理方案的基礎(chǔ)上，提出了一種在性能、靈活性和性價比方面都比較理想的DSP+FPGA基帶發(fā)送的實現(xiàn)方案。 關(guān)鍵詞：TD-SCDMA；基帶處理；DSP；FPGA
2011-03-02 01:38:4160 為利用簡單的線纜收發(fā)器，實現(xiàn)中等數(shù)據(jù)率的串行數(shù)據(jù)傳輸，提出了一種基于電荷泵式PLL的時鐘數(shù)據(jù)恢復(fù)的方法。鑒相器由FPGA實現(xiàn)，用固定延時單元構(gòu)成一條等間隔的延時鏈，將輸入信號經(jīng)過每級延時單元后的多個輸出用本地的VCO時鐘鎖存，輸入信號的沿變在延時鏈
2011-03-15 12:39:3490 本方案采用FPGA和集成器件來實現(xiàn)IJF編碼和IJF－OQPSK調(diào)制具有高度集成化、配置靈活、性能穩(wěn)定、易于實現(xiàn)的特點，由于IJF編碼有很多性能更好的變形，只需在此基礎(chǔ)修改ROM中的波形系數(shù)
2011-08-11 10:14:411986 
數(shù)字基帶預(yù)失真系統(tǒng)中環(huán)路延遲估計的FPGA實現(xiàn)_應(yīng)用：藍牙立體聲耳機/藍牙耳機/無線耳機/藍牙立體聲方案/藍牙單聲道耳機，藍牙車載免提/藍牙手機/車載藍牙/智能免提藍牙耳機，藍牙
2011-09-01 15:24:1783 為了提高系統(tǒng)的集成度和可靠性, 降低功耗和成本, 增強系統(tǒng)的靈活性, 提出一種采用非常高速積體電路的硬件描述語言( VH DL 語言) 來設(shè)計數(shù)字基帶傳輸系統(tǒng)的方法。詳細闡述數(shù)字基帶傳
2011-09-30 16:19:4942 為解決直接序列擴頻系統(tǒng)的數(shù)字收發(fā)機中初始頻率的捕獲問題，提出了一種通過DFT變換，在頻域上進行拋物插值運算的頻偏估計的算法。該算法可適應(yīng)低信噪比、寬頻率偏移范圍的惡劣
2011-10-11 15:03:4454 本文介紹了一種應(yīng)用于數(shù)字通信領(lǐng)域的語音基帶處理系統(tǒng)。設(shè)計的目的是把待傳輸?shù)哪M語音信號轉(zhuǎn)換為數(shù)字基帶信號，使用固定的頻率在信道上傳輸。根據(jù)系統(tǒng)的功能，設(shè)計中主要采
2011-10-14 17:37:0435 本文提出基于FPGA的數(shù)字收發(fā)機信號處理研究與實現(xiàn)
2011-11-01 18:20:4250 本書共分8章，主要內(nèi)容包括典型fpga器件的介紹、vhdl硬件描述語言、fpga設(shè)計中常用軟件簡介、用fpga實現(xiàn)數(shù)字信號處理的數(shù)據(jù)規(guī)劃、多種結(jié)構(gòu)類型的fir數(shù)字濾波器的fpga實現(xiàn)、不同結(jié)構(gòu)
2011-11-04 15:50:120 數(shù)字開關(guān)電源環(huán)路補償?shù)闹v解
2011-11-10 17:08:03143 在Quartus Ⅱ開發(fā)環(huán)境下,用Verilog HDL硬件描述語言設(shè)計了一個可以在FPGA芯片上實現(xiàn)的數(shù)字時鐘. 通過將設(shè)計代碼下載到FPGA的開發(fā)平臺Altera DE2開發(fā)板上進行了功能驗證. 由于數(shù)字時鐘的通用
2011-11-29 16:51:43184 為了實現(xiàn)對非相干雷達的接收相參處理，基于數(shù)字穩(wěn)定校正(DSU)的原理，采用ALTERA公司的StratixⅡ系列芯片和VHDL編程語言，設(shè)計了一種基于FPGA的DSU硬件實現(xiàn)方法。實驗結(jié)果表明基于FPGA的
2012-06-26 15:48:3627 根據(jù)基帶成型濾波器的工作原理，文中設(shè)計出了一種基帶成型濾波器的數(shù)字實現(xiàn)方案。該方案首先運用MATALB仿真工具得到信號基帶成型后的仿真數(shù)據(jù)，并將仿真數(shù)據(jù)存儲在FPGA中，然后通
2012-07-30 10:27:2252 基于FPGA的數(shù)字鎖相環(huán)設(shè)計與實現(xiàn)技術(shù)論文
2015-10-30 10:38:359 本書比較全面地闡述了fpga在數(shù)字信號處理中的應(yīng)用問題。本書共分8章，主要內(nèi)容包括典型fpga器件的介紹、vhdl硬件描述語言、fpga設(shè)計中常用軟件簡介、用fpga實現(xiàn)數(shù)字信號處理的數(shù)據(jù)規(guī)劃、多種
2015-12-23 11:07:4647 數(shù)字圖像邊緣檢測的FPGA實現(xiàn)......
2016-01-04 15:31:5518 Xilinx FPGA工程例子源碼：用FPGA實現(xiàn)數(shù)字鎖相環(huán)
2016-06-07 15:07:4538 基于FPGA的數(shù)字信號處理算法研究與高效實現(xiàn)
2016-08-29 23:20:5642 數(shù)字信號處理的FPGA實現(xiàn)
2016-12-14 22:08:2532 基于FPGA技術(shù)的數(shù)字相關(guān)器的設(shè)計與實現(xiàn)
2016-12-16 22:23:0014 基于FPGA的全數(shù)字FQPSK調(diào)制器實現(xiàn)_楊峰
2017-03-19 11:38:262 基于FPGA和ARM的GPS基帶處理平臺設(shè)計_劉剛
2017-03-19 11:38:261 一種基于FPGA的ZigBee物理層發(fā)射機的數(shù)字基帶實現(xiàn)方案_陳迪平
2017-03-14 16:54:586 多抽樣率的數(shù)字信號處理及其FPGA實現(xiàn)
2017-10-30 11:42:4412 根據(jù)BPSK調(diào)制信號調(diào)制機理和平方倍頻法原理，在FPGA平臺上設(shè)計實現(xiàn)了BPSK調(diào)制信號載波頻率估計單元。利用ModelSim仿真環(huán)境對載頻估計功能進行仿真，驗證了平方倍頻法對BPSK信號進行載波
2017-11-18 05:13:054539 
在一個數(shù)字系統(tǒng)中，包括了兩個重要變換： 消息與數(shù)字基帶信號間的變換（由發(fā)收終端設(shè)備完成） 數(shù)字基帶信號與信道信號之間的變換（由調(diào)制解調(diào)器完成） 有些場合可以不經(jīng)調(diào)制解調(diào)過程，而讓基帶信號直接進行傳輸
2017-11-24 09:31:2628 上下變頻的FPGA實現(xiàn)方法，以及Altera提供的一種數(shù)字信號處理的工具，DSP BUILDER。 DUC/DDC的實現(xiàn)架構(gòu) 以TD-SCDMA的DUC/DDC為例，基帶頻率1.28MHz, 4天線
2017-11-25 02:31:01812 
提出了一種基于FPGA的時鐘跟蹤環(huán)路的設(shè)計方粢，該方粢簡化了時鐘跟蹤環(huán)路的結(jié)構(gòu)，降低了時鐘調(diào)整電路的復(fù)雜度。實際電路測試結(jié)果表明，該方集能夠使接收機時鐘快速準確地跟蹤發(fā)射機時鐘的變化，且時鐘抖動小、穩(wěn)準度高、工作穩(wěn)定可靠。
2017-11-30 15:10:205 數(shù)字上變頻/下變頻（DUC/DDC）是數(shù)字中頻設(shè)計的重要組成部分，其功能是將基帶信號經(jīng)過內(nèi)插濾波后變到中頻的頻率，或者將中頻的信號經(jīng)過抽取濾波后降到基帶的頻率上。本文的主要目的就是介紹多天線多載波數(shù)字上下變頻的FPGA實現(xiàn)方法，以及Altera提供的一種數(shù)字信號處理的工具，DSP BUILDER。
2019-03-13 15:16:582541 
關(guān)于環(huán)路補償你都知道些什么_以反激電源為例子(在所有拓撲中環(huán)路是最難的,由于RHZ 的存在),大概說一下怎么計算,至少使大家在有問題時能從理論上分析出解決問題的思路.
2018-03-01 08:53:358136 
基于P89C51RD2和FPGA的信號延時模塊主要用在傳輸時鐘信號、數(shù)字同步信號等對信號延遲有高要求的點對點傳輸系統(tǒng)中，它可對多路信號進行單獨的適當延時調(diào)整。造成信號的延遲原因有：不同的傳輸線路、信號處理時間不同以及器件速度存在差異等。
2019-04-22 08:19:004118 
概述
數(shù)字基帶信號 － 未經(jīng)調(diào)制的數(shù)字信號，它所占據(jù)的頻譜是從零頻或很低頻率開始的。
數(shù)字基帶傳輸系統(tǒng) －不經(jīng)載波調(diào)制而直接傳輸數(shù)字基帶信號的系統(tǒng)，常用于傳輸距離不太遠的情況下。
數(shù)字帶通傳輸系統(tǒng) －包括調(diào)制和解調(diào)過程的傳輸系統(tǒng)
2019-10-18 08:00:000 技術(shù)的發(fā)展，不僅能夠制成頻率較高的單片集成鎖相環(huán)路，而且可以把整個系統(tǒng)集成到一個芯片上去，實現(xiàn)所謂片上系統(tǒng)SOC（System on a chip）。因此，可以把全數(shù)字鎖相環(huán)路作為一個功能模塊嵌入SOC，構(gòu)成片內(nèi)鎖相環(huán)。下面介紹采用VHDL技術(shù)設(shè)計DPLL的一種方案。
2020-07-23 16:23:251783 
本文檔的主要內(nèi)容詳細介紹的是怎么樣才能使用FPGA實現(xiàn)數(shù)字系統(tǒng)內(nèi)容包括了：FPGA簡介，為什么采用FPGA，開發(fā)平臺和設(shè)計工具，HDL(硬件描述語言)，FPGA的設(shè)計原則，系統(tǒng)設(shè)計開發(fā)流程。
2020-08-11 15:29:009 通過FPGA（現(xiàn)場可編程門陣列）時序模型分析得出FPGA門延時的方案，綜合利用FPGA各種布局布線EDA工具，摸索出一套人工干預(yù)FPGA布局布線的方法，使FPGA門延時能夠有效地用于時序調(diào)整，調(diào)整精度可達到納秒級。該方法具有不增加任何額外器件，成本低、高效方便的特點。
2021-01-26 16:22:0013 框架結(jié)構(gòu)，提出了一種高度并行、緊湊流水線的FPGA實現(xiàn)方案．用Verilog HDL硬件描述語言設(shè)計了編碼，在QuARTuSⅡ集成開發(fā)環(huán)境下，進行了仿真驗證，并寫入FPGA芯片，實現(xiàn)了“十字”形運動估計算法．經(jīng)測試表明：該設(shè)計方案搜索高效、邏輯簡潔，對比全搜索法占用硬件資源較小
2021-02-03 14:46:0014 。應(yīng)用數(shù)字下變頻技術(shù)和Kay算法實現(xiàn)載波頻率的精確估計。設(shè)計實例的仿真結(jié)果表明了該環(huán)路的有效性，環(huán)路可在短對同內(nèi)完成高精度的載波頻率同步。
2021-02-05 17:35:5336 和載波相位估計．采用該方案，可縮短或完全去除傳統(tǒng)的采用突發(fā)模式傳輸?shù)耐ㄐ畔到y(tǒng)訓(xùn)練序列中用于載波頻率估計的部分，有效地提高時分多址系統(tǒng)的頻譜利用率．在FPGA 平臺上對該方案做了硬件實現(xiàn)，綜合結(jié)果表明其最大工作時鐘頻率
2021-03-10 17:13:0015 平穩(wěn)等優(yōu)點．當SNR（信噪比）大于0 dB時，MRife算法頻率估計均方根誤差接近克拉芙一羅限（CRB，Cramer-Rao bound）。為了提高算法FPGA實現(xiàn)時的系統(tǒng)運行速度，提出使用FFT運算
2021-03-30 11:28:547 基于FPGA的寬頻帶數(shù)字鎖相環(huán)的設(shè)計與實現(xiàn)簡介說明。
2021-06-01 09:41:1426 基于FPGA的DDC(數(shù)字下變頻)設(shè)計與實現(xiàn)(電源技術(shù)審稿費多少)-該文檔為基于FPGA的DDC(數(shù)字下變頻)設(shè)計與實現(xiàn)講解文檔，是一份很不錯的參考資料，具有較高參考價值，感興趣的可以下載看看………………
2021-09-15 12:04:2228 數(shù)字信號處理的FPGA實現(xiàn).第3版英文
2021-10-18 10:55:320 采用FPGA的CARRY4進位單元，每個CARRY4的COUT連接到下一個CARRY4的CIN，這樣級聯(lián)起來，形成延時鏈;每個COUT做為抽頭輸出到觸發(fā)器，通過本地時鐘進行數(shù)據(jù)采樣。假定每個延時
2022-02-16 16:21:327240 
在FPGA設(shè)計中我們經(jīng)常會遇到對一個信號進行延時的情況，一般只延時一個或幾個CLK時，通常是直接打拍，如果要延時的CLK較多時，我們會選擇移位寄存器IP核，而有時為了方便，我們常常會使用下面的方式
2022-06-30 17:39:522691 電子發(fā)燒友網(wǎng)站提供《基于FPGA的MIMO-OFDM基帶系統(tǒng)發(fā)射機的設(shè)計.pdf》資料免費下載
2023-10-23 11:32:061 可以在任意時刻啟動，可以重復(fù)啟動，延時時長可調(diào)，單位可切換（ms/us），在50MHz時鐘下的延時范圍是1ms-85899ms/1us-85899us。
2024-11-05 11:26:411246
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評論