USB2.0接口IP核的開發(fā)與設(shè)計(jì)

隨著PC機(jī)和外圍設(shè)備的發(fā)展,傳統(tǒng)的并行接口和串行接口RS-232在易用性(即插即用) 和端口擴(kuò)展等方面存在著一定的缺陷,這就使之越來(lái)越成為通信的瓶頸,因此通用串行總線(universal serial bus,USB)接口也就應(yīng)運(yùn)而生。1994年Compaq,IBM,Intel,Microsoft ,NEC 等公司共同提出了USB 協(xié)議規(guī)范,1996 年制定出了比較成熟的USB 1.1協(xié)議標(biāo)準(zhǔn),最高傳輸速度為12Mbps。隨著通信的發(fā)展,其速度明顯不能滿足需求,因此2000年提出了USB 2.0標(biāo)準(zhǔn),增加了高速模式,使傳輸速度提高了40倍,達(dá)到了480 Mbps.憑借價(jià)格低廉、使用簡(jiǎn)單、協(xié)議靈活,接口標(biāo)準(zhǔn)化和易于端口擴(kuò)展等優(yōu)點(diǎn),USB 接口被越來(lái)越多的外圍設(shè)備所應(yīng)用。

　　系統(tǒng)結(jié)構(gòu)設(shè)計(jì)

　　本文所設(shè)計(jì)的USB 2. 0 接口完全依據(jù)于USB 2. 0的協(xié)議,可以完成協(xié)議的處理和數(shù)據(jù)的交換。整個(gè)系統(tǒng)采用了MCU 固件和硬件電路相結(jié)合的設(shè)計(jì)方法,根據(jù)不同的功能以及軟硬件實(shí)現(xiàn)的難易程度,進(jìn)行了相應(yīng)的模塊劃分。從圖1 中可以看出,硬件電路分成4 個(gè)模塊:收發(fā)器,USB 協(xié)議控制器,工

作模式控制器和緩存控制器。這些模塊將在下面具體介紹。

　　根據(jù)協(xié)議可知,USB 定義了四種傳輸類型:控制傳輸、批量傳輸、中斷傳輸和同步傳輸。 其中控制傳輸是用于支持在設(shè)備和主機(jī)之間關(guān)于設(shè)置信息、命令信息和狀態(tài)信息的傳送,是必不可少的,而其他三種傳輸方式是真正有用的數(shù)據(jù)傳輸,是可選的。MCU 作為固件,其功能是協(xié)助完成USB 的控制傳輸,這可使設(shè)計(jì)簡(jiǎn)單,因?yàn)槿绻@部分功能使用硬件電路來(lái)實(shí)現(xiàn)將會(huì)變得非常復(fù)雜。雖然單片機(jī)的速度很慢,遠(yuǎn)遠(yuǎn)低于硬件電路,但是對(duì)于整個(gè)系統(tǒng)來(lái)說(shuō),控制傳輸只發(fā)生在主機(jī)和設(shè)備連接的開始階段和其他傳輸之前,因此速度稍慢一些對(duì)整個(gè)系統(tǒng)的在傳輸速度方面的性能影響不大;但是對(duì)于其他傳輸方式,尤其是同步傳輸和批量傳輸來(lái)說(shuō),這樣會(huì)降低USB 2. 0 高速傳輸?shù)男阅?是不能容忍的,所以這就決定了其不能參與USB 其他方式的數(shù)據(jù)傳輸。

　　模塊設(shè)計(jì)

　　收發(fā)器( Transceiver)

　　根據(jù)UTMI(USB Transceiver Macrocell InteRFace) ①可知,USB 2. 0 接口的收發(fā)器主要負(fù)責(zé)時(shí)鐘和數(shù)據(jù)的恢復(fù)、位填充和位剝離、NRZI(非歸零反轉(zhuǎn)) 的編碼和解碼、串并和并串的轉(zhuǎn)換、同步字段和包結(jié)束碼的檢測(cè)和生成等功能,同時(shí)支持高速和全速傳輸,提供30 MHz(16 位并行數(shù)據(jù)) 時(shí)鐘和60 MHz(8位并行數(shù)據(jù)) 時(shí)鐘。

　　因?yàn)檫@部分是USB 2. 0 接口的模擬前端,并且是高速(480 MHz) 的串行信號(hào)處理,為了降低設(shè)計(jì)難度和減小開發(fā)周期,本文直接采用了CYPRESS 公司的CY7C 68000 芯片。 　

　　工作模式控制器( Work Mode Controller)

　　根據(jù)協(xié)議可知,從USB 設(shè)備連接到主機(jī)的USB 接口的過(guò)程中,USB 設(shè)備有多種可能的狀態(tài)。不同的狀態(tài)實(shí)現(xiàn)不同的功能。特別注意的是,如果USB 設(shè)備在一段特定的時(shí)間內(nèi)探測(cè)不到總線活動(dòng)時(shí),必須進(jìn)入掛起態(tài),此時(shí)USB 設(shè)備保持當(dāng)前的狀態(tài)、地址及配置,這樣可以有效地降低功耗。當(dāng)檢測(cè)到總線上任何非空閑信號(hào)時(shí),設(shè)備必須被喚醒,回到原來(lái)的工作狀態(tài)。

USB協(xié)議控制器( USB Protocol Controller)

　　這部分是USB 2. 0 接口電路的核心單元,處理大部分USB2. 0 的協(xié)議請(qǐng)求,完成數(shù)據(jù)的通信。USB總線是一種輪訊方式的總線,主機(jī)控制端口初始化所有的數(shù)據(jù)傳輸。每一次傳輸可以由多個(gè)事務(wù)構(gòu)成,每一個(gè)事務(wù)最多可以傳送3個(gè)數(shù)據(jù)包,分別為標(biāo)記包(Token Packet) 、數(shù)據(jù)包(Data Packet) 和握手包(Handshake Packet)。傳輸開始時(shí),由標(biāo)志包來(lái)標(biāo)志數(shù)據(jù)的傳輸方向,然后發(fā)送端開始發(fā)送包含有用信息的數(shù)據(jù)包或者零數(shù)據(jù)的數(shù)據(jù)包(根據(jù)傳輸?shù)牟煌A段而有所不同) ,接收端則要相應(yīng)地發(fā)送一個(gè)握手包表明傳送。

　　該模塊的具體工作流程如圖3 所示,在接收數(shù)據(jù)時(shí),首先對(duì)包標(biāo)識(shí)符( PID) 進(jìn)行解析,如果是標(biāo)記包(Token Packet) ,則用5 位CRC 進(jìn)行校驗(yàn); 如果校驗(yàn)錯(cuò)誤,則忽略該信息包,校驗(yàn)正確后將數(shù)據(jù)送入U(xiǎn)SB 邏輯控制器,針對(duì)不同的PID 進(jìn)行相應(yīng)的處理。如果是數(shù)據(jù)包(Data

Packet) ,則用16 位CRC 校驗(yàn),然后將有效數(shù)據(jù)送入緩存控制器進(jìn)行緩存,再根據(jù)傳輸類型,分別送入不同的模塊; 在控制傳輸方式下, 則將數(shù)據(jù)傳送給MCU ,利用MCU 完成主機(jī)對(duì)設(shè)備相應(yīng)的配置工作以及完成和主機(jī)配置方面的數(shù)據(jù)交換,在其他傳輸方式下,則直接通過(guò)DMA 總線將數(shù)據(jù)傳送到SDRAM 中存儲(chǔ)。

　　如果是握手包(handshake Packet) ,則不需要CRC 校驗(yàn),因?yàn)槠湟呀?jīng)包含自身反碼的校驗(yàn)字段,直接將解析后的PID 送入U(xiǎn)SB 邏輯控制器。在發(fā)送數(shù)據(jù)時(shí),如果是數(shù)據(jù)包,首先從緩存控制器模塊得到所需數(shù)據(jù),然后生成16 位CRC 校驗(yàn)碼和相應(yīng)數(shù)據(jù)包的PID ,傳送到收發(fā)器中進(jìn)行發(fā)送;如果是握手包,則直接生成相應(yīng)握手包(ACK,NAK,STALL) 的PID ,然后送到收發(fā)器中發(fā)送.同時(shí),USB 協(xié)議是通過(guò)切換從屬于數(shù)據(jù)發(fā)送器和接收器的時(shí)序位來(lái)實(shí)現(xiàn)高速數(shù)據(jù)傳輸同步的。僅在接收器接受到帶有正確的數(shù)據(jù)PID的無(wú)錯(cuò)數(shù)據(jù)包時(shí),接收器時(shí)序位才切換;而僅在數(shù)據(jù)發(fā)送器收到合法的ACK握手PID 時(shí),發(fā)送器時(shí)序位才切換。如果同步失敗,則根據(jù)具體情況重傳或丟棄該數(shù)據(jù)包,這樣可以保證數(shù)據(jù)傳輸?shù)恼_性。

　　USB 邏輯控制器負(fù)責(zé)將設(shè)備的地址和端點(diǎn)號(hào)放入狀態(tài)寄存器,只有標(biāo)記包中的地址(先使用缺省地址,然后更改為主機(jī)配置的地址) 正確時(shí)才接受相應(yīng)的數(shù)據(jù)包,然后根據(jù)標(biāo)記包中的端點(diǎn)號(hào)來(lái)區(qū)分不同的傳輸模式:控制傳輸是雙向端口,只有一個(gè)端點(diǎn)號(hào),一般將編號(hào)為0 的端點(diǎn)作為控制端點(diǎn)以響應(yīng)控制事務(wù)的輸入輸出;其他傳輸模式是單向端口,輸入和輸出方向都定義為不同的端點(diǎn)號(hào)。

　　緩存控制器( Buffer Controller)

　　緩存控制器負(fù)責(zé)暫時(shí)存儲(chǔ)接收或發(fā)送的數(shù)據(jù),這些數(shù)據(jù)來(lái)自設(shè)備端的外部SDRAM或者主機(jī)?？紤]到USB 2. 0 高速數(shù)據(jù)的傳輸要求,減小存儲(chǔ)或讀取數(shù)據(jù)的等待時(shí)間,本文采用了雙緩沖區(qū)的緩存結(jié)構(gòu),硬件電路可以自動(dòng)在兩個(gè)緩沖區(qū)間進(jìn)行轉(zhuǎn)換,這樣就可以同時(shí)對(duì)不同RAM分別讀寫,減少等待時(shí)間,提高了傳輸效率。不同的傳輸方式應(yīng)該有不同的專用緩沖區(qū)(主要是區(qū)別控制傳輸和其他傳輸方式) ,但是為了節(jié)省RAM的硬件開銷,本文采用了控制傳輸和其他傳輸方式緩沖區(qū)復(fù)用的結(jié)構(gòu)。這種緩存結(jié)構(gòu)也是整個(gè)USB 2. 0 接口硬件設(shè)計(jì)電路的特點(diǎn)之一。如圖4 所示,在控制傳輸時(shí),使用每個(gè)RAM地址為00H—31H 的存儲(chǔ)空間,因?yàn)榭刂苽鬏數(shù)淖畲髷?shù)據(jù)包容量為32 ×16 位;在其他傳輸方式時(shí),使用每個(gè)RAM地址為00H—FFH的存儲(chǔ)空間,數(shù)據(jù)包的最大容量為256 ×16 位。由此可知,每個(gè)RAM的大小為4 種傳輸方式中最大數(shù)據(jù)包的容量———512 字節(jié)。

　　本文設(shè)計(jì)的緩存結(jié)構(gòu)要求緩存控制器對(duì)不同的傳輸方式加以區(qū)分,相應(yīng)增加了一些控制邏輯的復(fù)雜度。對(duì)于控制傳輸,數(shù)據(jù)是在USB 協(xié)議控制器和MCU 之間傳輸;對(duì)于其他傳輸方式,數(shù)據(jù)則是在USB 協(xié)議控制器和DMA(Direct Memory Access) 之間傳輸?？傮w來(lái)說(shuō),這種緩存結(jié)構(gòu)是非常合理且有效的:節(jié)省硬件開銷,而且保證傳輸速度。

　　MCU(Micro Control Unit)

　　MCU 采用的是51 系列的89C52 ,這部分是固件程序,負(fù)責(zé)協(xié)助完成控制傳輸,即USB 設(shè)備功能與設(shè)置配置的工作,利用MCU 可以降低硬件復(fù)雜度和硬件開銷。在控制傳輸中,利用MCU 的中斷程序來(lái)及時(shí)處理相應(yīng)的數(shù)據(jù)交換,在批量傳輸時(shí),MCU 幾乎不參與工作,這是因?yàn)槠涔ぷ魉俣容^慢,不能滿足大量數(shù)據(jù)傳輸對(duì)速度傳輸要求,影響傳輸效率。因?yàn)檫@部分不是硬件電路設(shè)計(jì),所以就不再贅述了。

　　該模塊主要負(fù)責(zé)USB 設(shè)備的狀態(tài)轉(zhuǎn)換,包括設(shè)備與主機(jī)的高速握手信號(hào)檢測(cè)、主機(jī)復(fù)位信號(hào)檢測(cè)、掛起和喚醒狀態(tài)檢測(cè)等功能。具體的狀態(tài)轉(zhuǎn)化過(guò)程如圖2 所示。

　　當(dāng)USB 設(shè)備剛剛和主機(jī)建立連接時(shí),工作在全速狀態(tài),主機(jī)發(fā)送復(fù)位信號(hào),在復(fù)位過(guò)程中,設(shè)備發(fā)送Chirp K 信號(hào)給主機(jī),支持USB 2. 0 的主機(jī)接收到此信號(hào)后發(fā)送3 組交替的Chirp K和Chirp J信號(hào)。設(shè)備探測(cè)到此信號(hào)后,在復(fù)位信號(hào)結(jié)束后就工作在高速(480Mbps) 工作狀態(tài),否則USB 設(shè)備工作在全速(12 Mbps) 狀態(tài).當(dāng)設(shè)備工作在高速模式下時(shí),直接使用收發(fā)器提供的30MHz 的時(shí)鐘;當(dāng)設(shè)備工作在全速模式下時(shí),此模塊要對(duì)收發(fā)器提供的時(shí)鐘進(jìn)行40分頻,然后再供給USB 的其他模塊單元。這是因?yàn)樵谌俟ぷ髂Ｊ綍r(shí),數(shù)據(jù)傳輸?shù)拇兴俾适?2Mbps ,僅為高速傳輸?shù)?/ 40。檢測(cè)總線狀態(tài),當(dāng)接收到來(lái)自主機(jī)的軟復(fù)位信號(hào)時(shí),此模塊負(fù)責(zé)產(chǎn)生復(fù)位信號(hào)給整個(gè)USB 接口電路。處在任何一種狀態(tài)的設(shè)備都必須接收主機(jī)的復(fù)位信號(hào)。

　　檢測(cè)總線狀態(tài),當(dāng)USB設(shè)備發(fā)現(xiàn)總線上的連續(xù)空閑(高速時(shí)總線狀態(tài)為SE0 ,全速時(shí)總線狀態(tài)為J ) 時(shí)間超過(guò)3 ms 時(shí),該模塊產(chǎn)生掛起(suspend) 信號(hào)給整個(gè)USB 2. 0 接口電路,使之進(jìn)入掛起狀態(tài),所有模塊都不工作,此時(shí)整個(gè)電路的功耗會(huì)變得很低;處在掛起狀態(tài)的設(shè)備,探測(cè)到總線上的非空閑(總線狀態(tài)一般為K態(tài)) 信號(hào)時(shí)則產(chǎn)生喚醒信號(hào),使整個(gè)電路在一定時(shí)間內(nèi)回到全速或高速工作狀態(tài)。

測(cè)試方案及測(cè)試結(jié)果

　　測(cè)試電路

　　設(shè)計(jì)了一個(gè)測(cè)試電路來(lái)驗(yàn)證USB 2. 0 接口電路功能的正確性,如圖5 所示。在原USB 2. 0 接口電路的基礎(chǔ)上,添加了MCU 接口、DMA(Direct Memory Access) 、EPP(Enhanced Parallel Port) 和SDRAM。MCU 負(fù)責(zé)控制整個(gè)電路系統(tǒng)中各個(gè)模塊的協(xié)調(diào)工作。這個(gè)測(cè)試電路實(shí)際上基于數(shù)碼相機(jī)電路系統(tǒng),USB 為該系統(tǒng)與主機(jī)的接口電路。

　　在測(cè)試USB 上傳數(shù)據(jù)給主機(jī)時(shí),主機(jī)先通過(guò)EPP 將數(shù)據(jù)下載到SDRAM中,然后緩存控制器通過(guò)DMA總線將數(shù)據(jù)從SDRAM中讀出來(lái),傳送給USB 協(xié)議控制器,經(jīng)過(guò)USB 協(xié)議控制器的打包處理,數(shù)據(jù)通過(guò)收發(fā)器傳送給主機(jī)。通過(guò)上傳到主機(jī)的數(shù)據(jù)和原數(shù)據(jù)的對(duì)比,就可以驗(yàn)證傳送數(shù)據(jù)的正確性。

　　下傳數(shù)據(jù)則和上傳數(shù)據(jù)的驗(yàn)證過(guò)程類似. 或者直接通過(guò)USB 先下傳然后再上傳來(lái)驗(yàn)證數(shù)據(jù)的正確性。值得一提的是,MCU 接口、DMA ,EPP 和SDRAM這幾個(gè)模塊沒有使用收發(fā)器芯片提供的30 MHz 時(shí)鐘,而是使用了

另外的系統(tǒng)時(shí)鐘(13. 5 MHz/ 27 MHz/ 54 MHz) ,這樣可以保證在USB 接口電路沒有連接到主機(jī)或處在掛起狀態(tài)(收發(fā)器此時(shí)也處在掛起狀態(tài),不提供時(shí)鐘) 時(shí),主機(jī)可以自由地將數(shù)據(jù)通過(guò)EPP 上傳或下傳到SDRAM中,而不必受USB 接口電路工作與否的限制,便于整個(gè)系統(tǒng)的測(cè)試工作。這樣使得緩存控制器和DMA 之間的數(shù)據(jù)傳輸變?yōu)楫惒降墓ぷ髂Ｊ?增加了一些處理的復(fù)雜度。圖6 為USB 2. 0 接口電路FPGA 驗(yàn)證的驗(yàn)證平臺(tái)。

　　測(cè)試結(jié)果

　　上述硬件電路使用ISE 軟件綜合后下載到Xilinx 的SPARTAN2XC2S2002PQ208AFP0049 ,其規(guī)模大小為20 萬(wàn)門,該FPGA 芯片的工作電壓為3. 3 V。綜合結(jié)果為:硬件邏輯開銷為1670 Slices ,RAM開銷為1 KB ,時(shí)鐘最快可達(dá)45 MHz ,這完全能夠滿足整個(gè)USB 2. 0 接口電路30 MHz 的工作頻率要求。利用邏輯分析儀和Bus Hound 軟件進(jìn)行相應(yīng)的邏輯功能分析,通過(guò)仔細(xì)的測(cè)試工作可知,在和主機(jī)建立連接后,整個(gè)USB 2. 0 接口電路可以和主機(jī)正常通信。因?yàn)檎麄€(gè)電路主要應(yīng)用于數(shù)碼相機(jī)的專用集成電路中,所以著重測(cè)試了控制傳輸和批量傳輸這兩種數(shù)據(jù)傳輸方式。

　　相應(yīng)的測(cè)試結(jié)果為:USB 2. 0 接口電路功能正確,在高速,全速和掛起狀態(tài)下的功耗(包括收發(fā)器以及其他的輔助模塊EPP , SDRAM 等) 分別為:584 ,254 ,102 mw。批量傳輸?shù)挠行?shù)據(jù)傳輸速率可以達(dá)到100 Mbps ,沒有達(dá)到當(dāng)然也不可能達(dá)到USB 2. 0 協(xié)議所規(guī)定的480 Mbps ,這是傳輸帶寬的限制和數(shù)據(jù)包中冗余信息(包開始符、包結(jié)束符、同步字段以及校驗(yàn)碼) 的存在所導(dǎo)致的,同時(shí)在USB 接口電路內(nèi)部緩存通過(guò)DMA總線和SDRAM交互數(shù)據(jù)的時(shí)候,由于DMA 總線速度的限制,緩存也增加了一定的等待時(shí)間。總體來(lái)講,100Mbps 的批量傳輸速率還是令人滿意的。

　　本文提出的USB 2. 0 接口電路系統(tǒng),兼顧了軟硬件的優(yōu)缺點(diǎn),硬件電路與單片機(jī)有效結(jié)合使用,硬件實(shí)現(xiàn)簡(jiǎn)單,造價(jià)低廉. 同時(shí)為了實(shí)現(xiàn)較高的傳輸速率,滿足USB 2. 0 高速傳輸?shù)囊?并有效節(jié)省RAM,電路采用了不同傳輸方式緩沖區(qū)復(fù)用的雙緩沖區(qū)的緩存結(jié)構(gòu)。在FPGA 的驗(yàn)證過(guò)程中,為了實(shí)現(xiàn)測(cè)試的方便性,部分電路采用了異步的工作模式。整個(gè)模塊已經(jīng)通過(guò)FPGA 驗(yàn)證,功能正確?，F(xiàn)在FPGA 的驗(yàn)證工作已經(jīng)完成,下一步的任務(wù)就是在此基礎(chǔ)上實(shí)現(xiàn)USB 2. 0 接口電路的芯片設(shè)計(jì)。