RS-485總線半雙工延時問題

　　在半雙工狀態(tài)下 485 幀的收發(fā)和 總線的收發(fā)狀態(tài)切換延時問題 對485總線長期穩(wěn)定的工作有很大影響。徹底搞懂這個問題 對了解誤碼產(chǎn)生、數(shù)據(jù)丟失、總線的穩(wěn)定性、可靠性都有重要意義。

　　1、每一幀收發(fā)停止位（或第9位）的延時問題

　　在RS－485半雙工通訊中，一般以單片機的TI，RI信號作收發(fā)切換控制信號，發(fā)送時，檢測TI是否建立起來，當TI為高電平后關(guān)閉發(fā)送功能轉(zhuǎn)為接收功能，接收時，檢測RI是否建立起來，當RI為高電平后，接收完畢，又可以轉(zhuǎn)為發(fā)送。因此，必須控制端RE*，DE的信號的有效脈寬應該大于發(fā)送或接收一幀信號的寬度。

　　1

　　從上面的時序圖可知：單片機在串行口發(fā)送數(shù)據(jù)時，只要將8位數(shù)據(jù)位傳送完畢，TI標志即建立，但此時應發(fā)送的第九位數(shù)據(jù)位（若發(fā)送地址幀時）和停止位尚未發(fā)出。如果在這時關(guān)閉發(fā)送控制，勢必造成發(fā)送幀數(shù)據(jù)不完整。

　　接收數(shù)據(jù)時也同樣如此，單片機在接收完8個數(shù)據(jù)位后就建立起RI信號，但此時還未接收到第九位數(shù)據(jù)位（若接收地址幀時）和停止位。所以，接收端必須延時大于2位數(shù)據(jù)位的時間（1位數(shù)據(jù)位時間=1/波特率），再作應答，否則會發(fā)生總線沖突。

　　總之，發(fā)送和接收控制信號應該足夠?qū)?，以保證完整地接收一幀數(shù)據(jù)，任意兩個單機的發(fā)送控制信號在時間上完全分開，避免總線爭端。

　　注：延時T秒的取值

　?。?） 傳送地址幀時，T》2X（1/波特率），可以選取T=2.5X（1/波特率）。

　?。?） 傳送數(shù)據(jù)幀時，T》1X（1/波特率），可以選取T=1.5X（1/波特率）。

　　實際的軟件流程：

　　1

　　可看到軟件流程并沒有在 每一幀收發(fā)停止位（或第9位）后實現(xiàn)延時，而是在（數(shù)據(jù)包的）最后一個字節(jié)（幀）上延時。這樣能保障數(shù)據(jù)幀的正確（完整性）和穩(wěn)定性嗎？

　　2、半雙工總線收發(fā)切換延時問題

　　為了可靠的工作，在485總線狀態(tài)切換時需要做適當延時，再進行數(shù)據(jù)的收發(fā)。具體的做法是在數(shù)據(jù)發(fā)送狀態(tài)下，先將控制端置“1”，延時1ms左右的時間，再發(fā)送有效的數(shù)據(jù)，一包數(shù)據(jù)發(fā)送結(jié)束后再延時1ms后，將控制端置“0”。這樣的處理會使總線在狀態(tài)切換時，有一個穩(wěn)定的工作過程。

　　問題：

　　這里的 1ms是如何計算的？ 485總線收、發(fā)狀態(tài)切換時需要做適當延時，是指 485芯片的收發(fā)切換需要延時還是 485總線電纜固有的特性？

　?。褐悄芸刂剖瞻l(fā)器（整理）

　　用內(nèi)置微處理器實現(xiàn)收發(fā)使能的智能控制。

　　具體方法：微處理器在檢測到UART的通信起始位后（低電平），打開發(fā)送使能，允許串行數(shù)據(jù)發(fā)送至RS-485/RS-422 通訊網(wǎng)絡(luò)。微處理器根據(jù)所設(shè)定的波特率延時至UART停止位發(fā)送一半時，例如11位格式時，延時10.5T（T=1/fBAUD），然后開始檢測是否有下一個起始位到來，在時間T內(nèi)若有下一個起始位到來則保持發(fā)送狀態(tài)。否則，將關(guān)閉發(fā)送使能結(jié)束數(shù)據(jù)發(fā)送，重新開始檢測UART的起始位。

　　U3采用Microchip公司的 PIC12C508A，其中 GP0 GP1 GP4和GP5四個引腳設(shè)定對應于16 種常用波特率300 600 1200至38.4Kbps等8 種，以及900 1800 至 115.4Kbps等8種的延時時間。GP3對應于10位或11位串行數(shù)據(jù)格式，GP2為TXD輸入用來檢測UART何時發(fā)送和停止數(shù)據(jù)，GP1為復用輸出引腳用來控制MAX3491的發(fā)送使能控制端，GP0也為復用輸出引腳用來控制MAX3491的接收使能。

　　輸出1時，485芯片不工作，總線仍然處于接收狀態(tài)，靠上拉電阻保證差分電路輸出1。

　　零延時電路圖：

　　零延時電路波形圖：

　　和上面電路比，輸出1時，485芯片也有短時（RC延時）輸出。

　　他們?nèi)绾伪ＷC “控制端RE*，DE的信號的有效脈寬應該大于發(fā)送或接收一幀信號的寬度” 的？

　　這個已經(jīng)理解了，這兩個電路沒有使用 單片機來切換，所以不存在發(fā)送最后一個幀需要延時的問題。

　　但是這個問題依然存在：

　　為了可靠的工作，在485總線狀態(tài)切換時需要做適當延時，再進行數(shù)據(jù)的收發(fā)。

　　這兩個電路在狀態(tài)切換時都沒有按這個要求來延時。

　　高手的艱難顛簸----Q118.RS-485總線的方向控制如何實現(xiàn)？要注意什么？

　　3　換向控制

　　總的來看，真正傳輸數(shù)據(jù)前先打開驅(qū)動器的條件不應改變，只有這樣才能保證數(shù)據(jù)可靠地傳輸（按常規(guī)就是這樣做的）。現(xiàn)在的問題是：打開驅(qū)動器的時間總是要占用時間的，要求還必須是低電平，高電平不起任何作用。同時，直接用數(shù)據(jù)打開驅(qū)動器是不可取的，這樣做有損壞數(shù)據(jù)的危險。因此，可以這樣說，設(shè)計思路上與使用I/O口先打開DE再發(fā)送數(shù)據(jù)的思路是一樣的。為了達到不需要I/O干預，那么就需要使用專門的開啟代碼機制解決吧。

　　通過線與讓I/O控制先送出開啟電平來開啟驅(qū)動器比之由數(shù)據(jù)線先送一個字節(jié)開啟代碼相對簡單，雖然電路稍為復雜一些，但不對接收方識別提出要求。線與的方法優(yōu)點是之一占用時間少又類似常規(guī)機制；第二個優(yōu)點是節(jié)省光耦，即在線路采用光隔離措施時能與數(shù)據(jù)線共用一個光耦。但必須在發(fā)送真正的數(shù)據(jù)前及時退出。為了及時準確控制，感覺用單穩(wěn)態(tài)觸發(fā)器為好。圖3的電路，影響時間常數(shù)的主要因素是數(shù)據(jù)速率。速率高，時間常數(shù)要小些，速率低，時間常數(shù)要大些。調(diào)試相對難是這個電路的不一定的不足。不過，要注意這個電路的兩個時間常數(shù)并不相同，原因是C2要經(jīng)過Q4的發(fā)射結(jié)放電，而C1不存在這樣的問題。該電路的不足還有收發(fā)控制電平不是數(shù)字信號而是模擬信號。