1 差分信號

差分信號用一個數(shù)值來表示兩個物理量之間的差異。從嚴(yán)格意義上講，所有電壓信號都是差分的，因為一個電壓只能相對于另一個電壓而言。在某些系統(tǒng)里，系統(tǒng)‘地’被用作電壓基準(zhǔn)點。當(dāng)‘地’作為電壓測量基準(zhǔn)時，這種信號規(guī)劃被稱為單端的。使用該術(shù)語是因信號采用單個導(dǎo)體上的電壓來表示的；另一方面，一個差分信號作用在兩個導(dǎo)體上。信號值是兩個導(dǎo)體間的電壓差。盡管不是非常必要，這兩個電壓的平均值還是會經(jīng)常保持一致。

差分信號具有如下優(yōu)點：

（1）因為可以控制“基準(zhǔn)”電壓，所以很容易識別小信號。從差分信號恢復(fù)的信號值在很大程度上與‘地’的精確值無關(guān)，而在某一范圍內(nèi)。

（2）它對外部電磁干擾（EMI）是高度免疫的。一個干擾源幾乎相同程度地影響差分信號對的每一端。既然電壓差異決定信號值，這樣將忽視在兩個導(dǎo)體上出現(xiàn)的任何同樣干擾。

（3）在一個單電源系統(tǒng)，能夠從容精確地處理‘雙極’信號。為了處理單端、單電源系統(tǒng)的雙極信號，必須在地與電源干線之間任意電壓處（通常是中點）建立一個虛地。用高于虛地的電壓表示正極信號，低于虛地的電壓表示負(fù)極信號。必須把虛地正確分布到整個系統(tǒng)里。而對于差分信號，不需要這樣一個虛地，這就使處理和傳播雙極信號有一個高逼真度，而無須依賴虛地的穩(wěn)定性。

LVDS、PECL、RS-422等標(biāo)準(zhǔn)都采取差分傳輸方式。

2 LVDS總線

LVDS（Low Voltage Differential Signaling）是一種小振幅差分信號技術(shù)。LVDS在兩個標(biāo)準(zhǔn)中定義：1996年3月通過的IEEE P1596.3主要面向SCI（Scalable Coherent Interface），定義了LVDS的電特性，還定義了SCI協(xié)議中包交換時的編碼；1995年11月通過的ANSI/EIA/EIA-644主要定義了LVDS的電特性，并建議655Mbps的最大速率和1.923Gbps的小失真理論極限速率。在兩個標(biāo)準(zhǔn)中都指定了與傳輸介質(zhì)無關(guān)的特性。只要傳輸介質(zhì)在指定的噪聲容限和可允許時鐘偏斜的范圍內(nèi)發(fā)送信號到接收器，接口都能正常工作?？捎糜诜?wù)器、可堆壘集線器、無線基站、ATM交換機及高分辨率顯示等，也可用于通信系統(tǒng)的設(shè)計。

2.1 LVDS工作原理

圖1為LVDS的原理簡圖，其驅(qū)動器由一個恒流源（通常為3.5mA）驅(qū)動一對差分信號線組成。在接收端有一個高的直流輸入阻抗（幾乎不會消耗電流），幾乎全部的驅(qū)動電流將流經(jīng)100Ω的接收端電阻在接收器輸入端產(chǎn)生約350mV的電壓。當(dāng)驅(qū)動狀態(tài)反轉(zhuǎn)時，流經(jīng)電阻的電流方向改變，于是在接收端產(chǎn)生有效的“0”或“1”邏輯狀態(tài)。

2.2 LVDS技術(shù)優(yōu)勢

（1）高速度：LVDS技術(shù)的恒流源模式低擺幅輸出意味著LVDS能高速切換數(shù)據(jù)。例如，對于點到點的連接，傳輸速率可達(dá)數(shù)百Mbps。

（2）高抗噪性能：噪聲以共模方式在一對差分線上耦合出現(xiàn)，并在接收器中相減從而可消除噪聲。這也是差分傳輸技術(shù)的共同特點。

（3）低電壓擺幅：使用非常低的幅度信號（約350mV）通過一對差分PCB走線或平衡電纜傳輸數(shù)據(jù)。LVDS的電壓擺幅是PECL的一半，是RS-422的1/10；由于是低擺幅差分信號技術(shù)，其驅(qū)動和接收不依賴于供電電壓，因此，LVDS可應(yīng)用于低電壓系統(tǒng)中，如5V、3.3V甚至2.5V。

（4）低功耗：接收器端的100Ω阻抗功率僅僅為1.2mV。RS-422接收器端的100Ω阻抗功率為90mV，是LVDS的75倍！LVDS器件采用CMOS工藝制造，CMOS工藝的靜態(tài)功耗極小。LVDS驅(qū)動器和接收器所需的靜態(tài)電流大約是PECL/ECL器件的1/10。LVDS驅(qū)動器采用恒流源驅(qū)動模式，這種設(shè)計可以減少1cc中的頻率成分。從1cc與頻率關(guān)系曲線圖上可以看到在10MHz～100MHz之間，曲線比較平坦；而TTL/CMOS以及GTL接收器件的動態(tài)電流則隨著頻率地增加呈指數(shù)增長，因為功率是電流的二次函數(shù)，所以動態(tài)功耗將隨著頻率的提高而大幅度提高（見圖2）。

（5）低成本：LVDS芯片是標(biāo)準(zhǔn)CMOS工藝實現(xiàn)技術(shù)，集成度高；接收端阻抗小，連線簡單，節(jié)省了電阻電容等外圍元件；低能耗；LVDS總線串行傳輸數(shù)據(jù)，LVDS芯片內(nèi)部集成了串化器或解串器，與并行數(shù)據(jù)互聯(lián)相比，節(jié)省了約50%的電纜、接口及PCB制作成本。此外，由于連接關(guān)系大大簡化，也節(jié)省了空間。

（6）低噪聲：由于兩條信號線周圍的電磁場相互抵消，故比單線信號傳輸電磁輻射小得多。恒流源驅(qū)動模式不易產(chǎn)生振鈴和切換尖鋒信號，進一步降低了噪聲。

3 安全隔離網(wǎng)閘技術(shù)

安全隔離網(wǎng)閘（以下簡稱網(wǎng)閘）是指位于兩個不同的安全域之間（見圖3）通過協(xié)議轉(zhuǎn)換手段，以透明方式實現(xiàn)邏輯隔離的計算機安全部件。網(wǎng)閘技術(shù)包含了數(shù)據(jù)分片重組、協(xié)議轉(zhuǎn)化、密碼學(xué)、人侵檢測、病毒及關(guān)鍵字過濾、身份驗證等多個范疇。一旦安裝了網(wǎng)閘，黑客就不能直接與內(nèi)部服務(wù)器會話，所有的TCP/IP通信被終止，并在網(wǎng)閘內(nèi)分析，在通信包中只有有合法的數(shù)據(jù)部分才被轉(zhuǎn)發(fā)到內(nèi)部服務(wù)器上。所以任何基于TCP/IP協(xié)議的已知未知的攻擊都不能到達(dá)內(nèi)部服務(wù)器。

它是一種具有多種控制功能的網(wǎng)絡(luò)完全設(shè)備，在電路上切斷網(wǎng)絡(luò)之間的鏈路層連接，并能在網(wǎng)絡(luò)間進行安全適度的應(yīng)用數(shù)據(jù)交換。網(wǎng)閘是一個系統(tǒng)，由硬件和軟件兩部分組成。圖4虛級內(nèi)的部分表示網(wǎng)閘。

網(wǎng)閘在公安、工商等電子政務(wù)系統(tǒng)、各種需要內(nèi)外網(wǎng)交換數(shù)據(jù)的業(yè)務(wù)系統(tǒng)中已經(jīng)得到了廣泛的應(yīng)用。安全隔離網(wǎng)閘使這些用戶在能滿足業(yè)務(wù)數(shù)據(jù)交換需求的前提下，為用戶提供了高強度的安全保證。

4 LVDS總線在安全隔離網(wǎng)閘中的應(yīng)用

網(wǎng)閘工作在不同的安全域之間，以數(shù)據(jù)從不可信網(wǎng)絡(luò)向可信網(wǎng)絡(luò)傳輸為例，首先在網(wǎng)閘系統(tǒng)不可信端服務(wù)器的軟件平臺上對數(shù)據(jù)進行必要的安全性處理，如協(xié)議分析、數(shù)字簽名等，然后數(shù)據(jù)通過硬件平臺（以下稱為安全板）傳送到網(wǎng)閘系統(tǒng)可信端服務(wù)器的軟件平臺上進行處理。硬件平臺主要完成對數(shù)據(jù)的數(shù)字簽名驗證及編碼工作，如見圖5所示。

可信網(wǎng)絡(luò)端服務(wù)器與不可信網(wǎng)絡(luò)端服務(wù)器之間的數(shù)據(jù)吞吐量與PCI總線相同，即在33MHz PCI時鐘頻率下，32位PCI并行數(shù)據(jù)總線的理論峰值數(shù)據(jù)吞吐量為32bit×33MHz=1056Mbps，超過了1Gbps。因此應(yīng)用LVDS技術(shù)可以克服物理層的傳輸頸，從而實現(xiàn)兩個安全域之間高速通信。

下面以數(shù)據(jù)從不可信網(wǎng)絡(luò)流向可信網(wǎng)絡(luò)為例進一步說明。

數(shù)據(jù)在網(wǎng)閘不可信端服務(wù)器的軟件平臺上進行會話中止、協(xié)議分析、數(shù)字簽名等操作，然后通過PCI總線進入安全板；數(shù)據(jù)同時流入不可信端安全板上的FIFO與FPGA中，在FPGA內(nèi)部進行數(shù)字簽名驗證。如果簽名正確，則FIFO中的數(shù)據(jù)通過LVDS串化芯片，TTL信號數(shù)據(jù)被串化為LVDS差分信號，然后發(fā)送到LVDS總線上去，通過平衡電纜到達(dá)網(wǎng)閘可信端的安全板上。先進入LVDS解串芯片，數(shù)據(jù)由LVDS差分信號恢復(fù)為TTL信號，再送入FPGA內(nèi)部進行編碼（基于異或操作的編碼可以防止惡意代碼在可信端服務(wù)器上執(zhí)行），編碼后通過PCI總線進入網(wǎng)閘可信端服務(wù)器的軟件平臺進行安全決策、解碼、會話生成等操作。

設(shè)計中選用了美國NS公司的LVDS專用芯片，串化芯片DS90CR211MTD、DS90CR281MTD和解串芯片DS90CR212MTD、DS90CR282MTD。

在串化器的一個時鐘周期內(nèi)，DS90CR211MTD可以將21位并行數(shù)據(jù)串化為3個通道的LVDS數(shù)據(jù)流輸出，同時，也將串化器的時鐘進行串化處理，通過單獨1個LVDS通道輸出，這樣可以達(dá)到消除時鐘偏斜的目的。本設(shè)計系統(tǒng)時鐘頻率為33.3MHz，同時作為串化器的時鐘頻率。這樣，單個通道的LVDS數(shù)據(jù)的理論傳輸速度可以達(dá)到：7bit×33.3MHz=233.1Mbps；3個LVDS通道的速度可以達(dá)到699.3Mbps。同理，DS90CR281MTD可以將28位并行數(shù)據(jù)串化處理為4個通道的LVDS差分?jǐn)?shù)據(jù)，理論傳輸速度可以達(dá)到932.4Mbps。由于本設(shè)計需要傳送36bits TTL數(shù)據(jù)信號（32bits數(shù)據(jù)塊來自PCI總線，4bits來自FPGA的數(shù)據(jù)塊信息），占用了DS90CR211MTD的全部通道（21bits），以及DS90CR281MTD的3路通道（15bits，其中14bits數(shù)據(jù)被串化為兩個LVDS信號通道，1bit數(shù)據(jù)占用了1個LVDS信號通道的其中一位，其它6位被FPGA產(chǎn)生的控制信號所占用，還有一位控制信號單獨占用了一個LVDS通道），這樣就獲得了699.3Mbps+466.2Mbps+33.3Mbps=1.17Gbps的理論數(shù)據(jù)傳輸速率，PCI總線的理論峰值數(shù)據(jù)吞吐速度為1.03Gbps。顯然，1.17Gbps》1.03Gbps。

由此可見，利用LVDS技術(shù)可以保證在可信端服務(wù)器與不可信端服務(wù)器之間通信時，不會在安全板上產(chǎn)生速度瓶頸。實踐證明，該網(wǎng)閘運行情況良好，由于利用了LVDS總線，安全板上并未產(chǎn)生速度瓶頸。

LVDS總線由于其特殊的技術(shù)優(yōu)勢已經(jīng)引起人們越來越多的關(guān)注，它將會在高速數(shù)據(jù)傳輸領(lǐng)域獲得越來越廣泛的應(yīng)用。

注：

NTN：不可信網(wǎng)絡(luò) TN：可信網(wǎng)絡(luò)

NTS：不可信端服務(wù)器 TS：可信端服務(wù)器

NTSB：不可信端安全板 TSB：可信端安全板