本科項(xiàng)目上需要DSP通過RS232串口連接四個(gè)設(shè)備，可供使用的芯片串口只有一個(gè)。

方案一：利用手頭器件，簡(jiǎn)單利用FPGA和max232電平轉(zhuǎn)換芯片采用片選方式設(shè)計(jì)

verilog代碼如下：

module demultiplexer1to4 （out0，out1，out2，out3，in，s2，s1，s0）;

output out0，out1，out2，out3;

input in;

input s0，s1，s2 ;

reg out0，out1，out2，out3;

always@（s0 or s1 or s2 or in）

case（{s2，s1，s0} ）

3‘b001： begin out0 《= in; out1 《= 1’bz; out2 《= 1‘bz; out3 《= 1’bz; end

3‘b011： begin out0 《= 1’bz; out1 《= in; out2 《= 1‘bz; out3 《= 1’bz; end

3‘b010： begin out0 《= 1’bz; out1 《= 1‘bz; out2 《= in; out3 《= 1’bz; end

3‘b110： begin out0 《= 1’bz; out1 《= 1‘bz; out2 《= 1’bz; out3 《= in; end

3‘b111： begin out0 《= in; out1 《= in; out2 《= in; out3 《= in; end

default： begin out0 《= 1’bz; out1 《= 1‘bz; out2 《= 1’bz;out3 《= 1‘bz; end

endcase

endmodule

優(yōu)勢(shì)：可實(shí)現(xiàn)一對(duì)一發(fā)送和一對(duì)多發(fā)送；

缺點(diǎn)：需要器件、接線較多，不可靠。

出現(xiàn)問題：使用一段時(shí)間后，數(shù)據(jù)出現(xiàn)亂碼，分析是采用劣質(zhì)max232芯片所導(dǎo)致，改用網(wǎng)申的美信原裝芯片，沒有繼續(xù)出現(xiàn)問題。但劣質(zhì)max232芯片單獨(dú)使用電平轉(zhuǎn)換沒有問題。

方案二、接著我開始尋找集成芯片用以替代方案一，然后找到了成都國(guó)騰微電子有限公司的GM8125一擴(kuò)五串口芯片。原理圖如下：

此芯片缺陷是不能夠一對(duì)多發(fā)送數(shù)據(jù)，只能一對(duì)一，倒也能滿足我使用需求。

經(jīng)過了一個(gè)寒假回來，事情變的奇怪了，采用此轉(zhuǎn)換芯片發(fā)送的第一組數(shù)據(jù)出現(xiàn)亂碼，后續(xù)數(shù)據(jù)正常。

解決辦法，上電后先發(fā)送一組無用數(shù)據(jù)，跳過亂碼。當(dāng)時(shí)因?yàn)闀r(shí)間關(guān)系沒有繼續(xù)查明原因。

簡(jiǎn)單自制轉(zhuǎn)換電路（此電路不適用與全雙工工作）：

RS232高電平： -3~ -15V

RS232低電平： +3~ +15V

RS232傳輸數(shù)據(jù)時(shí)空閑位為高電平，即-3~ -15V

發(fā)送數(shù)據(jù)時(shí)，USART_TXD（TTL或CMOS電平）為高電平，Q1截止，RS232_RXD電平為（0.7V（二極管壓降）+RS232_TXD），因RS232_TXD空閑時(shí)為高電平，則RS232_RXD也為高電平。

USART_TXD（TTL或CMOS電平）為低電平，Q1導(dǎo)通，RS232_RXD電平近似為VCC，表現(xiàn)在RS232電平上為低電平。

接收數(shù)據(jù)時(shí)，RS232_TXD為高電平，Q2截止，USART_RXD近似為VCC，表現(xiàn)在TTL或CMOS電平上為高電平。

RS232_TXD為低電平，Q2導(dǎo)通，USART_RXD電平接近為0，為低電平。