Test Access Port (TAP) 測試訪問接口

TAP是JTAG總線的控制接口。

IEEE 標(biāo)準(zhǔn)定義了四個強制的 TAP 信號以及一個可選的 TAP 信號。

TDI (Test Data Input) –用于向目標(biāo)輸入數(shù)據(jù)的串行數(shù)據(jù)輸入信號

TDO (Test Data Output) – 用于從目標(biāo)獲取數(shù)據(jù)的串行數(shù)據(jù)輸出信號

TCK (Test Clock) – 用于 JTAG 指令/數(shù)據(jù)寄存器的測試時鐘信號

TMS (Test Mode Select) – 控制 TAP 控制器狀態(tài)機狀態(tài)跳變的控制信號

[可選的] TRST (Test Reset) –用于 TAP 控制器的復(fù)位信號

TAP Controller 測試訪問接口控制器

TAP controller 用于控制 JTAG 接口的行為。

控制器主體是一個擁有 16 個狀態(tài)的有限狀態(tài)機（FSM，F(xiàn)inite State Machine），其狀態(tài)跳變過程由TMS信號控制，如圖 2 所示。

TAP 控制器只能在 TCK 的上升沿改變狀態(tài)，F(xiàn)SM 接下來跳轉(zhuǎn)到哪個狀態(tài)（next state），由 TMS 的電平以及 FSM 當(dāng)前的狀態(tài)（current state）決定。

圖1- TAP 控制頂層示意圖

圖 1 展示了 TAP 控制器非常簡略的頂層信號示意圖，TMS、TCK 以及可選的 TRST 信號輸入至 16 狀態(tài)的狀態(tài)機，根據(jù)當(dāng)前狀態(tài)機的狀態(tài)，產(chǎn)生多個控制信號輸出。這些輸出控制信號包括指令寄存器（IR）專用的一組控制信號：

CaptureIR

ShiftIR

UpdateIR

同樣也為數(shù)據(jù)寄存器（DR）輸出一組專用的控制信號：

CaptureDR

ShiftDR

UpdateDR

以及其他一些控制信號。

圖 2- TAP 控制器 FSM 狀態(tài)轉(zhuǎn)移示意圖

以下是關(guān)于 TAP 控制各狀態(tài)的簡要介紹：

Test-Logic-Reset: 該狀態(tài)時，JTAG 電路邏輯會被復(fù)位。當(dāng)可選的 TRST 信號置起時，狀態(tài)機返回該狀態(tài)。另外，無論狀態(tài)機處于何種狀態(tài)，當(dāng) TMS 置為 1 并保持 5 個 TCK 時鐘后，均會返回該復(fù)位狀態(tài)。這樣以來，即使設(shè)計中不存在 TRST 信號，也能夠復(fù)位 JTAG 電路。

Run-Test/Idle: 該狀態(tài)用于表示狀態(tài)機正在等待一些測試項完成。

Select-DR/Scan and Select-IR/Scan: Select-DR/Scan 和 Select-IR/Scan 狀態(tài)都是臨時狀態(tài)，分別用于初始化選中的 DR 或者 IR 的測試數(shù)據(jù)序列。

Capture-DR and Capture-IR: 在這個狀態(tài)中，各個寄存器并行地鎖存輸入端的數(shù)據(jù)。

Shift-DR and Shift-IR: 在這個狀態(tài)中，所需的數(shù)據(jù)被串行地裝填到選中的寄存器中，或者從選中的寄存器中移出。如圖 2 所示，TAP 控制器處于這兩個狀態(tài)時，當(dāng) TMS 保持為 0 時，F(xiàn)SM 會停留在該狀態(tài)。在每個時鐘周期，單個數(shù)據(jù)比特被通過 TDI 移入選中的寄存器，同時 TDO 上也會輸出從目標(biāo)寄存器移出的數(shù)據(jù)。

Exit1-DR and Exit1-IR: 在這個狀態(tài)中，所有并行裝填的數(shù)據(jù) (Capture-DR 和 Capture-IR 狀態(tài)) ，和串行移入的數(shù)據(jù) (Shift-DR 和 Shift IR 狀態(tài)) 都在寄存器中保留。

Pause-DR and Pause-IR: FSM 在該狀態(tài)中暫時停止，以等待所需的某些外部行為完成。

Exit2-DR and Exit2-IR: 該狀態(tài)代表在 Pause-DR 和 Pause-IR 狀態(tài)中暫停的行為將被恢復(fù)，TAP 控制器將返回 Shift-DR 或者 Shift-IR 狀態(tài)，繼續(xù)移入以及移出數(shù)據(jù)。

Update-DR and Update-IR: 存儲在第一級觸發(fā)器中的數(shù)據(jù)將被鎖存到第二級觸發(fā)器，一般所有寄存器中的每個比特都有兩級觸發(fā)器組成，稍后將詳細討論這點。

編輯：黃飛