新型材料的出現(xiàn)和加工工藝水平的不斷提高，以及高靈敏度CCD器件和電子學(xué)技術(shù)的飛速發(fā)展，使得高分辨率光學(xué)遙感器成為世界各國在空間遙感領(lǐng)域研究的熱點(diǎn)。其中，高分辨率相機(jī)系統(tǒng)作為偵察手段之一而倍受關(guān)注。

　　由于沒有地球大氣層的保護(hù)，系統(tǒng)在空間的工作環(huán)境比地面環(huán)境惡劣、復(fù)雜得多。來自銀河系，包括太陽的高能帶電粒子的轟擊、氣候的變化無常、力學(xué)環(huán)境的沖擊，使可靠性成為控制系統(tǒng)設(shè)計(jì)中的關(guān)鍵問題，而其中的電磁兼容性（EMC）設(shè)計(jì)又是可靠性設(shè)計(jì)的重要一環(huán)。

　　在新產(chǎn)品研發(fā)階段就進(jìn)行EMC設(shè)計(jì)，比等到產(chǎn)品EMC測(cè)試不合時(shí)再才進(jìn)行改進(jìn)，費(fèi)用可以大大節(jié)省，效率可以大大提高；反之，效率就會(huì)降低，費(fèi)用就會(huì)增加。因此在控制系統(tǒng)板級(jí)設(shè)計(jì)時(shí)，就要求我們盡量多地考慮EMC問題，力求將EMI降到最低。

　　01形成干擾的基本要素

　　各種形式的電磁干擾（EMI）是影響電子設(shè)備電磁兼容性的主要因素，在電子系統(tǒng)設(shè)計(jì)中，為避免干擾，應(yīng)當(dāng)首先了解形成干擾的基本要素。形成干擾的基本要素有三個(gè)。

　　1.1干擾源

　　干擾源，指產(chǎn)生干擾的元件、設(shè)備或信號(hào)。干擾源一般分為內(nèi)部和外部?jī)煞N。內(nèi)部干擾是電子設(shè)備內(nèi)部各元部件之間的相互干擾。例如：（1）工作電源通過線路的分布電容和絕緣電阻產(chǎn)生漏電而造成的干擾;（2）信號(hào)通過地線、電源和傳輸導(dǎo)線的阻抗互相耦合，或?qū)Ь€之間的互感造成的干擾;（3）設(shè)備或系統(tǒng)內(nèi)部某些元件發(fā)熱，影響元件本身或其他元件的穩(wěn)定性造成的干擾;（4）大功率和高電壓部件產(chǎn)生的磁場(chǎng)、電場(chǎng)通過耦合影響其它部件造成的干擾。

　　外部干擾是電子設(shè)備或系統(tǒng)以外的因素對(duì)線路、設(shè)備或系統(tǒng)的干擾。例如：（1）外部的高電壓、電源通過絕緣漏電而干擾電子線路、設(shè)備或系統(tǒng);（2）外部大功率的設(shè)備在空間產(chǎn)生很強(qiáng)的磁場(chǎng)，通過互感耦合干擾電子線路、設(shè)備或系統(tǒng);（3）空間電磁對(duì)電子線路或系統(tǒng)產(chǎn)生的干擾;（4）工作環(huán)境溫度不穩(wěn)定，引起電子線路、設(shè)備或系統(tǒng)內(nèi)部元器件參數(shù)改變?cè)斐傻母蓴_。

　　1.2供能量傳輸?shù)穆窂?/p>

　　傳播路徑，指干擾從干擾源傳播到敏感器件的通路或媒介。典型的干擾傳播路徑有以下三種。

　?。?）當(dāng)干擾源的頻率較高，干擾信號(hào)的波長(zhǎng)又比被干擾對(duì)象的結(jié)構(gòu)尺寸小，或者干擾源與被干擾者之間的距離r≥λ/2π時(shí)，則干擾信號(hào)可以認(rèn)為是輻射場(chǎng)，它以平面電磁波形式向外輻射電磁場(chǎng)能量進(jìn)入被干擾對(duì)象的通路。

　?。?）干擾信號(hào)以漏電和耦合形式，通過絕緣支撐物（包括空氣）為媒介，經(jīng)公共阻抗的耦合進(jìn)入被航空航天干擾的線路、設(shè)備或系統(tǒng)。

　?。?）干擾信號(hào)還可以通過直接傳導(dǎo)方式進(jìn)入線路、設(shè)備或系統(tǒng)。

　　1.3接收器

　　接收器一般是敏感器件，指容易被干擾的器件。并且當(dāng)電磁干擾強(qiáng)度超過允許的界限時(shí)，這個(gè)器件會(huì)發(fā)生紊亂。如：A/D、D/A轉(zhuǎn)換器、單片機(jī)，數(shù)字集成電路，弱信號(hào)放大器等。

　　02抗干擾設(shè)計(jì)

　　2.1抑制干擾源

　　抑制干擾源就是盡可能地減小干擾源的du/dt，di/dt。這是抗干擾設(shè)計(jì)中最優(yōu)先考慮和最重要的原則，常常會(huì)起到事半功倍的效果。減小干擾源的du/dt主要是通過在干擾源兩端并聯(lián)電容來實(shí)現(xiàn)。減小干擾源的di/dt則通過在干擾源回路串聯(lián)電感或電阻以及增加續(xù)流二極管來實(shí)現(xiàn)。抑制干擾源的常用措施如下。

　?。?）繼電器線圈增加續(xù)流二極管，消除斷開線

　　圈時(shí)產(chǎn)生的反電動(dòng)勢(shì)干擾。僅添加續(xù)流二極管會(huì)使繼電器的斷開時(shí)間滯后，增加穩(wěn)壓二極管后繼電器在單位時(shí)間內(nèi)可動(dòng)作更多的次數(shù)。

　?。?）在繼電器接點(diǎn)兩端并接火花抑制電路（一般是RC串聯(lián)電路，電阻一般選幾千到幾萬歐姆，電容選0.01μF），減小電火花影響。

　?。?）給電機(jī)加濾波電路，注意使電容、電感引線盡量短。

　?。?）電路板上每個(gè)IC要并接一個(gè)0.01μF～0.1μF高頻電容，以減小IC對(duì)電源的影響。注意高頻電容的布線，連線應(yīng)靠近電源端并盡量粗短，否則，等于增大了電容的等效串聯(lián)電阻，會(huì)影響濾波效果。

　　（5）布線時(shí)避免90°折線，減少高頻噪聲發(fā)射。

　　（6）可控硅兩端并接RC抑制電路，減小可控硅產(chǎn)生的噪聲。

　　2.2切斷干擾路徑

　　高頻干擾噪聲和有用信號(hào)的頻帶不同，可以通過在導(dǎo)線上增加濾波器的方法切斷高頻干擾噪聲的傳播，有時(shí)也可加隔離光耦來解決。電源噪聲的危害最大，要特別注意處理。輻射干擾一般的解決方法是增加干擾源與敏感器件的距離，用地線把它們隔離和在敏感器件上加屏蔽罩。切斷干擾傳播路徑的常用措施如下。

　?。?）充分考慮電源對(duì)單片機(jī)的影響。電源做得好，整個(gè)電路的抗干擾就解決了一大半。許多單片機(jī)對(duì)電源噪聲很敏感，要給單片機(jī)電源加濾波電路或穩(wěn)壓器，以減小電源噪聲對(duì)單片機(jī)的干擾。比如，可以利用磁珠和電容組成π形濾波電路，當(dāng)然條件要求不高時(shí)也可用100Ω電阻代替磁珠。

　?。?）如果單片機(jī)的I/O口用來控制電機(jī)等噪聲器件，在I/O口與噪聲源之間應(yīng)加隔離（增加π形濾波電路）。

　?。?）注意晶振布線。晶振與單片機(jī)引腳盡量靠近，用地線把時(shí)鐘區(qū)隔離起來，晶振外殼接地并固定。此措施可解決許多疑難問題。

　　（4）電路板合理分區(qū)，如強(qiáng)、弱信號(hào)，數(shù)字、模擬信號(hào)分開。盡可能把干擾源（如電機(jī)，繼電器）與敏感元件（如單片機(jī)）遠(yuǎn)離。

　　（5）用地線把數(shù)字區(qū)與模擬區(qū)隔離，數(shù)字地與模擬地要分離，最后在一點(diǎn)接于電源地。

　?。?）單片機(jī)和大功率器件的地線要單獨(dú)接地，以減小相互干擾。大功率器件盡可能放在電路板邊緣。

　?。?）在單片機(jī)I/O口、電源線、電路板連接線等關(guān)鍵地方使用抗干擾元件如磁珠、磁環(huán)、電源濾波器，屏蔽罩，可顯著提高電路的抗干擾性能。

　　2.3提高敏感器件的抗干擾性能

　　提高敏感器件的抗干擾性能是指敏感器件盡量減少對(duì)干擾噪聲的拾取，以及從不正常狀態(tài)盡快恢復(fù)正常的方法。提高敏感器件抗干擾性能的常用措施如下。

　?。?）布線時(shí)盡量減少回路環(huán)的面積，以降低感應(yīng)噪聲。

　?。?）布線時(shí)，電源線和地線要盡量粗。除減小壓降外，更重要的是降低耦合噪聲。

　　（3）對(duì)于單片機(jī)閑置的I/O口，不要懸空，要接地或接電源。其它IC的閑置端在不改變系統(tǒng)邏輯的情況下接地或接電源。

　?。?）對(duì)單片機(jī)使用電源監(jiān)控及看門狗電路，可大幅度提高整個(gè)電路的抗干擾性能。

　　（5）在速度能滿足要求的前提下，盡量降低單片機(jī)的晶振和選用低速數(shù)字電路。

　　03實(shí)際應(yīng)用中的設(shè)計(jì)要點(diǎn)

　　3.1精心做好板層的定義

　　對(duì)于多層PCB板的分層，從EMC角度出發(fā)并綜合其它因素，給出優(yōu)選的層設(shè)置如表1所示。地平面EMC的主要目的是提供一個(gè)低阻抗的地，并且給電源提供最小的噪聲回流。在實(shí)際布線中，位于兩地層之間的信號(hào)層和與地層相鄰的信號(hào)層是PCB布線時(shí)的優(yōu)先布線層。高速線、時(shí)鐘線和總線等重要信號(hào)線應(yīng)在這些優(yōu)先信號(hào)層上布線和換層。

　　具體到六層板布局，優(yōu)先考慮方案1，首先其電源平面和地平面相鄰;其次地平面均與信號(hào)層相鄰;布線時(shí)優(yōu)選層S2，將那些高di/dt的信號(hào)（如時(shí)鐘線）盡量放在這一層，其次選S3、S1層。主電源和其對(duì)應(yīng)的地在第4層和第5層，層厚設(shè)置時(shí)，增大S2～P1之間的間距，減小P1～G2之間的間距。具體數(shù)值要通過阻抗匹配公式計(jì)算得出。當(dāng)成本要求較高時(shí)，可采用方案2，優(yōu)選布線層S1、S2。方案3則保證了電源、地平面相鄰，減少了電源阻抗;但只有S2才有好的參考平面。方案4適用于對(duì)于少量信號(hào)要求高的場(chǎng)合，它能提供最好的布線層S2。

　　3.2尋找最佳布局

　　PCB設(shè)計(jì)者的主要設(shè)計(jì)和布局的內(nèi)容之一是保證不發(fā)生隔離層重疊的情況。如果出現(xiàn)重疊的隔離層，就會(huì)在重疊的隔離層部分產(chǎn)生有限大小的電容。

　　首先要考慮PCB尺寸大小。PCB尺寸過大時(shí)，印制線條長(zhǎng)，阻抗增加，抗噪聲能力下降，成本也增加;過小，則散熱不好，且鄰近線條易受干擾。在確定PCB尺寸后，再確定特殊元件的位置。最后根據(jù)電路的功能單元，對(duì)電路的全部元器件進(jìn)行布局。盡可能地縮短高頻元器件之間的連線，設(shè)法減少它們的分布參數(shù)和相互間的電磁干擾。易受干擾的元器件不能相互挨得太近，輸入和輸出元件應(yīng)盡量遠(yuǎn)離。

　　有些元器件或?qū)Ь€之間可能有較高的電位差，應(yīng)加大它們之間的距離，以免放電引出意外短路。帶高電壓的元器件應(yīng)盡量布置在調(diào)試時(shí)手不易觸及的地方。

　　3.3制定合理的布線規(guī)則

　　布線沒有特定的標(biāo)準(zhǔn)，只有電子工程師在多年的電路設(shè)計(jì)過程中總結(jié)出的一些設(shè)計(jì)規(guī)范和設(shè)計(jì)原則。我們?cè)陔娐吩O(shè)計(jì)時(shí)，運(yùn)用這些規(guī)范和原則，對(duì)電路的整體布局和線路的鋪設(shè)進(jìn)行抗干擾設(shè)計(jì)的整體把握和預(yù)測(cè)，不僅能減少設(shè)計(jì)成本，還能減少電磁干擾問題的出現(xiàn)。

　　布線時(shí)為減少串?dāng)_應(yīng)采用以下一些設(shè)計(jì)原則：最小化元件間的物理距離;最小化并行布線走線的長(zhǎng)度;元件要遠(yuǎn)離互聯(lián)接口及其他容易受數(shù)據(jù)干擾及耦合影響的區(qū)域;對(duì)阻抗受控走線或頻波能量豐富的走線提供正確的終端;避免互相平行的走線布線，提供走線間足夠的間隔以最小化電感耦合;相鄰層上的布線要互相垂直，防止層間的電容耦合;降低信號(hào)到地的參考距離間隔;降低走線阻抗和信號(hào)驅(qū)動(dòng)電平等。