設(shè)計功能的調(diào)試是一件持續(xù)的事情：從架構(gòu)設(shè)計開始，貫穿邏輯和物理實現(xiàn)整個過程，并且在出帶后也不會停止。一旦原型硅片被制造出來并被安裝在目標板上，系統(tǒng)驗證工程師就要執(zhí)行一連串的系統(tǒng)級測試，并處理任何檢測到的故障。

　　理解造成這些故障原因的關(guān)鍵在于內(nèi)部信號值的可視性。許多工程師會在設(shè)計階段忽視這種后硅片要求，但最新數(shù)據(jù)表明，從原型硅制造出來到大批量生產(chǎn)的時間越來越長，因此急需改進系統(tǒng)級硅片調(diào)試。

　　設(shè)計驗證的改善不能徹底縮短系統(tǒng)級調(diào)試時間。由于驗證工具受容量和性能的限制，工程師在完成出帶前的驗證時必須經(jīng)常權(quán)衡精度和完全性與可用時間和資源之間的關(guān)系。另外，軟件在硅片制造出來之前不可能做到?jīng)]有任何缺陷。而且在制造過程中還會引入物理缺陷。

　　可調(diào)試設(shè)計（DFD）方法可以幫助人們在系統(tǒng)級驗證階段就深入了解內(nèi)部硅片行為。大多數(shù)DFD實現(xiàn)的一個重要方面是復用現(xiàn)有的可測試設(shè)計（DFT）邏輯，如掃描鏈和邊界掃描控制器（IEEE1149.1）。這些結(jié)構(gòu)可以方便地通過與PC相連的調(diào)試端口提供對硅片信號數(shù)據(jù)的訪問。

　　分析工具可用來處理采集到的數(shù)據(jù)，并作進一步的圖形化顯示。DFD系統(tǒng)在系統(tǒng)驗證工程師和設(shè)計師之間架起了聯(lián)系的橋梁。它提供了對硅片信號數(shù)據(jù)的優(yōu)秀可視性，提高了調(diào)試產(chǎn)能，縮短了系統(tǒng)驗證時間。以下針對DFD給出了一些建議。

　　要

　　1．考慮調(diào)試必須實時完成還是可以采用時間插入技術(shù)。實時調(diào)試可以詳細查看高帶寬的信號信息，適用于具有大量嵌入式軟件交互的系統(tǒng)。時間插入方法則更容易實現(xiàn)，可以提供更多的數(shù)據(jù)，但帶寬較低。

　　2．復用DFT。大多數(shù)設(shè)計包含掃描鏈和JTAG控制器，這些設(shè)施可作為DFD的基礎(chǔ)。在器件工作時進入調(diào)試模式并通過JTAG移出捕獲的數(shù)據(jù)要求額外的復位和時鐘控制邏輯。TAP控制器必須用在線調(diào)試操作指令進行擴展，這些指令可以從PC上的控制程序中裝載。

　　3．盡可能使用非破壞性掃描來實現(xiàn)“一停二看三通過”的調(diào)試方法。寄存器值會在掃描移位中遭到破壞，除非硬件能阻止這種破壞，或DFD控制軟件能透明地重新裝載正確的值。

　　4．計劃好整個DFD。在片上放置DFD邏輯只是其中的一個步驟。電路板必須包含芯片調(diào)試口和插座連接器之間的連線。要確保電路板連接器和PC之間的電纜兼容性?？刂瞥绦蚴窃谟糜贘TAG測試的軟件庫基礎(chǔ)上開發(fā)的，必須格式化捕獲的數(shù)據(jù)以便調(diào)試工具的進一步分析。

　　圖：可調(diào)試設(shè)計需要的組件

　　不要

　　1．在硅片制造出來后才決定調(diào)試策略，這對提高內(nèi)部信號的可視性來說已經(jīng)太晚了。在編碼開發(fā)前就要在器件規(guī)范中整合DFD概念。

　　2．認為軟件開發(fā)環(huán)境可以提供足夠的硬件調(diào)試能力。內(nèi)部信號數(shù)據(jù)有時可以被SDE訪問，但通常僅限于結(jié)構(gòu)化寄存器，如數(shù)據(jù)和地址寄存器。高效的硬件調(diào)試要求實現(xiàn)狀態(tài)機寄存器和其它關(guān)鍵信號的可視化。

　　3．忽略時鐘處理和數(shù)據(jù)交互。要確保控制邏輯不會無意間在時鐘線上注入毛刺。另外，要監(jiān)視跨時鐘域的數(shù)據(jù)，并確定系統(tǒng)停止后是否有效。

　　4．忽視在出帶前驗證DFD邏輯。DFD是器件的功能特性，必須加以規(guī)范和驗證。

　　5．忘記考慮在采集到信號數(shù)據(jù)后做什么。檢查文本化值對數(shù)據(jù)和地址寄存器來說已經(jīng)足夠，但其它寄存器數(shù)據(jù)最好采用面向HDL的調(diào)試系統(tǒng)提供的波形、源、原理圖和事務窗口進行分析。需要包含將信號值輸出為數(shù)值信息轉(zhuǎn)儲或快速信號數(shù)據(jù)庫等格式的能力，以確保這種連接的存在。