隨著大規(guī)模集成的電路的飛速發(fā)展，PC機(jī)性能不斷提高。在PC機(jī)擴(kuò)展槽中嵌入以高性能微處理器為核心的智能型功能卡，可以組成綜合性能極佳的分布式控制系統(tǒng)。這種結(jié)構(gòu)方式可充分利用微處理器的控制功能、PC機(jī)的快速數(shù)據(jù)處理能力，以及多任務(wù)工作方式等特點(diǎn)。對(duì)于這種分布式控制系統(tǒng)，主機(jī)要頻敏接收到來自擴(kuò)展卡從機(jī)所采集的數(shù)據(jù)、工作狀態(tài)等信息；向從機(jī)發(fā)送控制命令或處理數(shù)據(jù)等。這種主、從機(jī)之間的通訊，根據(jù)應(yīng)用條件的不同有多種方式。但在數(shù)據(jù)傳輸速度較高、數(shù)據(jù)量較大且需經(jīng)常交換信息的場(chǎng)合，采用雙口共享RAM緩沖區(qū)方式是最合適的。

　　為了用單片機(jī)實(shí)現(xiàn)對(duì)微秒級(jí)甚至納秒級(jí)高速瞬變信號(hào)進(jìn)行采樣，研究了一種基于ISA總線、GPS同步時(shí)鐘、用硬件電路實(shí)現(xiàn)高速數(shù)據(jù)采集、高速尋址以及存儲(chǔ)的技術(shù)，保證了高速瞬態(tài)信號(hào)的實(shí)時(shí)采集。對(duì)于變化速極快、過程極短的高速瞬態(tài)信號(hào)的采集，需要高速A/D轉(zhuǎn)換單元、大量數(shù)據(jù)存儲(chǔ)單元、高速尋址和快速存儲(chǔ)等。

　　由于所采集的信號(hào)是高頻信號(hào)，用常規(guī)則方法受到單片機(jī)本身運(yùn)行速度的限制，不僅造成成本提高，而且對(duì)高頻、遠(yuǎn)距離多路信號(hào)的信號(hào)處理增加困難，有時(shí)無(wú)法區(qū)別所采集信號(hào)的真?zhèn)?。通過對(duì)8051單片機(jī)的外圍進(jìn)行有效的擴(kuò)展，采取在數(shù)據(jù)采集時(shí)由硬件實(shí)現(xiàn)采集和存儲(chǔ)，采集完畢后由8051系列單片機(jī)進(jìn)行數(shù)據(jù)處理和通信，比較好地解決了二者的矛盾。

　　筆者研制的高速數(shù)據(jù)采集板采樣頻率為20MSPS；A/D轉(zhuǎn)換字長(zhǎng)為8位，并且采樣速率可變；存儲(chǔ)容量為512K字節(jié)，符合ISA總線標(biāo)準(zhǔn)?？蓮V泛用于電力測(cè)量、繼電保護(hù)和故障定位等。

　　1 硬件系統(tǒng)基本工作原理

　　硬件電路框圖如圖1所示，它是由CPU1及CPU2基本系統(tǒng)、視頻閃爍ADC轉(zhuǎn)換器、高速緩存RAM、雙口RAM、地址計(jì)數(shù)器、采樣頻率控制、時(shí)序控制及譯碼電路等部分組成。

　　根據(jù)需要CPU采用DS80C320單片機(jī)。在時(shí)鐘頻率為33MHz條件下，單周期指令執(zhí)行時(shí)間是110納秒，充分發(fā)揮高速A/D轉(zhuǎn)換芯片的性能。DS80C320內(nèi)部有三個(gè)16位定時(shí)器/計(jì)數(shù)器、二個(gè)全雙工串行口、十三個(gè)中斷源（六個(gè)外部中斷端）、二個(gè)數(shù)據(jù)指針DPTR0和DPTR1。在33MHz晶振時(shí)，ALE的輸出信號(hào)頻率是8.25MHz。

　　CPU1主要用于數(shù)據(jù)采集、與PC機(jī)通訊；CPU2用于接收GPS時(shí)間報(bào)文，GPS時(shí)間報(bào)文可在任何時(shí)刻由CPU1從與之相接的雙口RAM2中讀取。高速雙端口RAM

　　IDT7130（2K×8位）、IDT7134（4K×8位），內(nèi)部具有判決電路以防止因?qū)δ骋粏卧瑫r(shí)操作而產(chǎn)生沖突。雙口RAM1

　　IDT7134主要用于CPU1存放采集的數(shù)據(jù)、同步時(shí)間信息及工作狀態(tài)等，供PC機(jī)定時(shí)取用，同時(shí)也接收來自PC機(jī)的命令。雙口RAM2

　　IDT7130其容量為2K字節(jié)，主要用于CPU1與CPU2交換GPS的同步時(shí)鐘信息。

　　對(duì)高速數(shù)據(jù)采集技術(shù)而言，最為重要的是系統(tǒng)的分辨率、精度與通過速率。特別是系統(tǒng)通過速率，是區(qū)別高速數(shù)據(jù)采集與一般數(shù)據(jù)采集最為關(guān)鍵的一項(xiàng)技術(shù)指標(biāo)。在硬件的具體實(shí)現(xiàn)過程中，則需要考慮兩個(gè)方面：（1）A/D轉(zhuǎn)換器的轉(zhuǎn)換時(shí)間；（2）轉(zhuǎn)換后的數(shù)據(jù)存儲(chǔ)時(shí)間［2］。

　　1.1 高速A/D轉(zhuǎn)換

　　A/D轉(zhuǎn)換采用閃爍ADC器件AD9048，其最大轉(zhuǎn)換速率為35MSPS，分辨率為8位。利用高速雙極工藝制造，采樣速率快，頻帶寬，無(wú)代碼遺失，輸入電容?。▋H為16pF），功耗低（為500mW）。AD9048內(nèi)部時(shí)鐘鎖定比較器可使編碼邏輯電路和輸出緩沖寄存器作在35MSPS的高速，并避免了多數(shù)系統(tǒng)對(duì)取樣保持電路（S/H）和跟蹤保持電路（T/H）的需要。數(shù)字輸入、輸出及控制電平與TTL兼容。AD589和AD741、2N3906等構(gòu)成穩(wěn)壓可調(diào)電路，提供給9048的RB、RT接地。AD9618作為輸入緩沖放大器［3］。由于AD9048的數(shù)據(jù)輸出沒有三態(tài)門控制，故在輸出加上74LS241作三態(tài)門控制。AD9048是否工作取決于輸入轉(zhuǎn)換脈沖信號(hào)，在脈沖信號(hào)上升沿取樣。轉(zhuǎn)換脈沖來自采樣頻率控制電路中的8254分頻器的輸出。

　　1.2 高速尋址

　　對(duì)于高速數(shù)據(jù)采集系統(tǒng)，A/D轉(zhuǎn)換應(yīng)不受CPU控制。每當(dāng)ADC轉(zhuǎn)換一次后，由控制電路發(fā)出相應(yīng)的信號(hào)，將ADC轉(zhuǎn)換結(jié)果寫入高速緩存RAM某單元中，再使地址計(jì)數(shù)器加1，直到地址計(jì)數(shù)器記滿后產(chǎn)生采樣結(jié)束信號(hào)，封鎖RAM寫信號(hào)，利用二進(jìn)制地址發(fā)生器的最高位通過中斷方式通知主機(jī)采樣已完成。

　　地址計(jì)數(shù)器可根據(jù)地址位數(shù)由若干同步記有選舉權(quán)器級(jí)聯(lián)而成，五片74LS163可構(gòu)成19位地址形成電路。計(jì)數(shù)器每收到一個(gè)脈沖即產(chǎn)生一個(gè)地址。地址的初值可通過時(shí)序控制電路清零。若采用循環(huán)地址，則在計(jì)數(shù)滿后，用進(jìn)位信號(hào)迫使計(jì)數(shù)器的同步預(yù)置電平發(fā)生變化，使計(jì)數(shù)器恢復(fù)初值，進(jìn)入新一輪計(jì)數(shù)。

　　1.3 快速存儲(chǔ)

　　單片機(jī)與上位PC機(jī)間串口通訊的數(shù)據(jù)傳輸速率往往不能滿足實(shí)時(shí)要求；DMA通道最的大數(shù)據(jù)傳輸率也不超過5MB/s［1］，這顯然無(wú)法滿足本系統(tǒng)中高達(dá)20MB/s的采樣速度。為了解決高速數(shù)據(jù)采集與低速數(shù)據(jù)傳輸?shù)拿?，在單片機(jī)系統(tǒng)中，數(shù)據(jù)存儲(chǔ)器選用雙端口RAM

　　IDT7134（圖1中RAM1）。在上位PC主機(jī)與單片機(jī)之間建立了一個(gè)4K字節(jié)大小的緩沖區(qū)，單片機(jī)只須將經(jīng)過預(yù)處理的采樣值通過一個(gè)端口存放緩沖區(qū)，上位PC主機(jī)通過另一端口從緩沖區(qū)取數(shù)據(jù)。這樣就解決了高速采樣與低速數(shù)據(jù)傳輸?shù)拿?，可滿足實(shí)時(shí)采集和控制的要求。