當(dāng)前介紹基于STM32F103ZCT6芯片設(shè)計(jì)的環(huán)境溫度與濕度檢測(cè)系統(tǒng)設(shè)計(jì)過(guò)程。當(dāng)前系統(tǒng)通過(guò)SHT30溫濕度傳感器采集環(huán)境溫度和濕度數(shù)據(jù)，并通過(guò)模擬IIC時(shí)序協(xié)議將數(shù)據(jù)傳輸?shù)絊TM32芯片上。然后
2023-06-20 09:16:57
3697 
靜態(tài)時(shí)序分析是檢查IC系統(tǒng)時(shí)序是否滿足要求的主要手段。以往時(shí)序的驗(yàn)證依賴于仿真，采用仿真的方法，覆蓋率跟所施加的激勵(lì)有關(guān)，有些時(shí)序違例會(huì)被忽略。此外，仿真方法效率非常的低，會(huì)大大延長(zhǎng)產(chǎn)品的開(kāi)發(fā)周期
2020-11-25 11:03:0911232 
在本項(xiàng)目中，使用了51單片機(jī)作為主控芯片，SHT30傳感器作為溫濕度傳感器，LCD顯示屏作為數(shù)據(jù)顯示模塊。通過(guò)51單片機(jī)的GPIO口模擬IIC通信協(xié)議，實(shí)現(xiàn)了與SHT30傳感器的數(shù)據(jù)通信。
2023-06-19 09:02:514157 
同步電路設(shè)計(jì)中，時(shí)序是一個(gè)主要的考慮因素，它影響了電路的性能和功能。為了驗(yàn)證電路是否能在最壞情況下滿足時(shí)序要求，我們需要進(jìn)行靜態(tài)時(shí)序分析，即不依賴于測(cè)試向量和動(dòng)態(tài)仿真，而只根據(jù)每個(gè)邏輯門(mén)的最大延遲來(lái)檢查所有可能的時(shí)序違規(guī)路徑。
2023-06-28 09:35:372201 
0.96寸4針IIC OLED顯示模塊
2023-04-06 21:56:22
51模擬IIC時(shí)序，讀寫(xiě)訪問(wèn)AT24C02，STM32操作類似
2022-03-01 06:33:03
IIC時(shí)序理解IIC 的特征：兩條總線：串行數(shù)據(jù)總線(SDA)和串行時(shí)鐘總線(SCL)數(shù)據(jù)有效性規(guī)定：IIC總線在進(jìn)行數(shù)據(jù)傳輸時(shí)，SCL在高電平區(qū)間，SDA上的電平必須保持穩(wěn)定SDA的數(shù)據(jù)的高或者
2022-01-07 06:05:52
IIC協(xié)議分析
2020-04-30 15:49:10
配合實(shí)現(xiàn)，傳輸速率包含標(biāo)注準(zhǔn)（100kps）、快速（400kps）、高速（3.4Mbps）三大類。2. IIC總線時(shí)序啟動(dòng)時(shí)序：當(dāng)SCL為高電平時(shí)，SDA下降沿，表示啟動(dòng)。...
2021-11-29 06:20:06
按照IIC時(shí)序編寫(xiě)的程序
2017-11-05 20:37:44
IIC的使用IIC相關(guān)IIC開(kāi)始/結(jié)束 信號(hào)IIC數(shù)據(jù)有效性（位傳輸）IIC響應(yīng)信號(hào)IIC寫(xiě)數(shù)據(jù)地址控制字寫(xiě)操作協(xié)議示例IIC讀數(shù)據(jù)示例IIC相關(guān)IIC開(kāi)始/結(jié)束 信號(hào)開(kāi)始和停止時(shí)序，如上圖
2022-01-07 08:29:06
了IIC的一些定義后，要想寫(xiě)代碼必須知道它的時(shí)序。一、空閑狀態(tài)，IIC在空閑狀態(tài)時(shí)SDA和SCL都是處于高電平。二、開(kāi)始信號(hào)，當(dāng)SCL電平不發(fā)生變化的時(shí)候，SDA由高電平變?yōu)榈碗娖降倪@一個(gè)過(guò)程...
2022-02-23 06:07:18
玩單片機(jī)的朋友都知道IIC通信這個(gè)工具，但好多人只是會(huì)用，內(nèi)部的原理不求甚解，或是想要了解其原理，但卻對(duì)抽象的時(shí)序描述一頭霧水。本文將從實(shí)測(cè)的IIC波形入手，帶你看到真實(shí)的IIC樣子，進(jìn)而去理解
2022-02-24 06:01:06
spurious scl transition detected at有人知道這是什么問(wèn)題么？仿真的時(shí)候全是這個(gè) 用的pcf8563。還有，一樣的方式，讀取秒分時(shí)，到小時(shí)沒(méi)有發(fā)送，時(shí)序有偏移什么的？？實(shí)在是無(wú)從下手啊？ 大家有建議類的書(shū)籍么？
2017-01-06 09:32:34
FPGA時(shí)序分析系統(tǒng)時(shí)序基礎(chǔ)理論對(duì)于系統(tǒng)設(shè)計(jì)工程師來(lái)說(shuō)，時(shí)序問(wèn)題在設(shè)計(jì)中是至關(guān)重要的，尤其是隨著時(shí)鐘頻率的提高，留給數(shù)據(jù)傳輸?shù)挠行ёx寫(xiě)窗口越來(lái)越小，要想在很短的時(shí)間限制里，讓數(shù)據(jù)信號(hào)從驅(qū)動(dòng)端完整
2012-08-11 17:55:55
FPGA時(shí)序分析與約束（2）——與門(mén)電路代碼對(duì)應(yīng)電路模型的時(shí)序分本文中時(shí)序分析使用的平臺(tái)：quartusⅡ13.0芯片廠家：InterQuartesⅡ時(shí)序分析中常見(jiàn)的時(shí)間參數(shù)：Tclk1：時(shí)鐘從時(shí)鐘
2021-07-26 08:00:03
FPGA時(shí)序相關(guān)的資料。都看完看懂時(shí)序就沒(méi)問(wèn)題了。分了三個(gè)附件:第一個(gè)是通過(guò)一些例子教你如何搞定時(shí)序分析。第二個(gè)附件是網(wǎng)上各種大神們對(duì)時(shí)序的理解，主要是他們的博客鏈接以及網(wǎng)站鏈接。第三個(gè)是其他的一些零散的關(guān)于時(shí)序的資料。
2012-11-12 17:45:28
水平放置，移動(dòng)為垂直放置，傳感器需要延遲5秒~30+秒后，傳感器的加速度數(shù)據(jù)才會(huì)變化。請(qǐng)問(wèn)這是正常指標(biāo)嗎？還是哪個(gè)地方未正確操作。
采用IIC總線，每1秒讀取一次傳感器加速度數(shù)據(jù)(XYZ)。傳感器
2024-03-21 07:48:01
的128*64的OLED顯示屏為例。下圖為OLED的外觀圖。二、SSD1306芯片的IIC時(shí)序圖這里我們需要看清楚START信號(hào)和STOP信號(hào)。關(guān)于時(shí)間，芯片的數(shù)據(jù)手冊(cè)也有說(shuō)明。...
2022-02-18 07:09:46
IIC時(shí)序網(wǎng)上一搜一大把，我就不在這里啰***程序已經(jīng)配置好了，只需要修改一下引腳就可以使用。這里強(qiáng)調(diào)一下，這里面的delay延時(shí)函數(shù)用的SysTick定時(shí)器，延時(shí)比較精確。具體配置可以看一下
2021-12-08 08:21:16
自己做了一個(gè)工程，靜態(tài)時(shí)序分析的結(jié)果CLK信號(hào)的SLACK是負(fù)值（-7.399ns），書(shū)上說(shuō)該值是負(fù)值時(shí)說(shuō)明時(shí)序不對(duì)，但是我感覺(jué)時(shí)序仿真的結(jié)果是對(duì)的。是不是時(shí)序仿真波形正確就不用管靜態(tài)時(shí)序分析的結(jié)果了？請(qǐng)高手指點(diǎn)
2010-03-03 23:22:24
單片機(jī)IIC通信中EEPROM時(shí)序分析總結(jié)根據(jù)時(shí)序，一步一步寫(xiě)代碼，比如說(shuō)寫(xiě)字節(jié)1是S表示開(kāi)始Start，后面依次看時(shí)序代碼中涉及到的0Xa0，0Xa1需要講解一下，我們知道EEPROM是8位的器件
2022-01-07 07:40:01
各位，我想知道怎么根據(jù)這些時(shí)序參數(shù)來(lái)確定IIC啟動(dòng)或者讀寫(xiě)數(shù)據(jù)的時(shí)候延時(shí)多少啊，我看網(wǎng)上很多程序都是4us這個(gè)不適用吧
2018-11-21 10:16:12
本文將要講解和實(shí)現(xiàn)的內(nèi)容主要分為兩個(gè)部分：代碼實(shí)現(xiàn)IIC接口管理、代碼實(shí)現(xiàn)IIC時(shí)序。IIC接口管理接口管理的目的是想在后期擴(kuò)展時(shí)，一個(gè)工程里可使用多個(gè)IIC接口。這里暫不考慮使用復(fù)雜的數(shù)據(jù)結(jié)構(gòu)
2020-01-04 07:00:00
一、實(shí)驗(yàn)?zāi)康模和ㄟ^(guò)單片機(jī)普通IO口，模擬IIC時(shí)序，掌握IIC通訊協(xié)議。二、實(shí)驗(yàn)用到的主控芯片：STM32F103RCT6，IIC通訊引腳IIC_SDA：PC11，IIC_SCL：PC12三
2022-02-17 06:30:09
OLED的主要優(yōu)點(diǎn)有哪些呢？模塊IIC協(xié)議時(shí)序和時(shí)間要求分別有哪些呢？
2022-01-21 07:42:36
本帖最后由 alasga 于 2016-1-30 15:56 編輯
附件有3部分：1、時(shí)序分析基本模型；2、如何設(shè)計(jì)好的時(shí)序；3、整體的時(shí)序策略。
2016-01-30 15:52:57
我用軟件模擬IIC時(shí)序，用邏輯分析儀做出的波形見(jiàn)下圖；在AT24C08EEPROM的8地址上，寫(xiě)入182，波形貌似沒(méi)什么問(wèn)題，但就是讀出來(lái)的都是0，能否幫我看一下哪里出問(wèn)題了？謝謝了。
2016-07-10 09:48:52
請(qǐng)教如何做時(shí)序分析
2013-06-01 22:45:04
在使用CH341 USBIOX.DLL 做上位機(jī)控制，讀取MCU的IIC 從機(jī)時(shí)，發(fā)現(xiàn)IIC讀取數(shù)據(jù)時(shí)序時(shí)，在讀取ACK或者發(fā)送ACK后，下一個(gè)時(shí)鐘周期立刻開(kāi)始讀取從機(jī)數(shù)據(jù).因?yàn)?位MCU作為從機(jī)
2022-07-13 07:20:25
請(qǐng)問(wèn)下CH579 引腳模擬的IIC時(shí)序，讀取數(shù)據(jù) 邏輯分析儀抓取的數(shù)據(jù)是正常的，但是串口打印出來(lái)全是0？調(diào)了好幾天，一直沒(méi)找到是哪里的問(wèn)題，還請(qǐng)大佬們幫忙解決下，或者有提供相關(guān)參考的歷程參考下 ，謝謝
2022-08-30 07:04:33
用的是ADS1110，模擬的IIC時(shí)序，發(fā)現(xiàn)讀數(shù)偏小，經(jīng)過(guò)仔細(xì)尋找原因發(fā)現(xiàn)是讀取字節(jié)數(shù)據(jù)的最高位恒為0，配置字寫(xiě)為0xff,讀出來(lái)是0x7f,寫(xiě)0x8c,讀出來(lái)是0x0c。望各位高手幫忙分析一下，不勝感激?。?！
2019-06-10 22:48:14
時(shí)序的，本文采用的是模擬時(shí)序，下篇文章就介紹配置STM32的IIC硬件時(shí)序讀寫(xiě)AT24C02和AT24C08。模擬時(shí)序更加方便移植到其他單片機(jī)，通用性更高，不分MCU；硬件時(shí)序效率更高，單每個(gè)MCU配置方法不同，依賴硬件本身支持。目前器件： 采用AT24C02 EEPROM存儲(chǔ)芯...
2021-12-08 06:27:13
時(shí)序的，上篇文章已經(jīng)介紹了采用IIC模擬時(shí)序讀寫(xiě)AT24C02，這篇文章介紹STM32的硬件IIC配置方法，并讀寫(xiě)AT24C08。文章地址：https://xiaolong.blog.csdn.net/article/details/117586108模擬時(shí)序更加方便移植到其他單...
2021-11-30 07:48:38
Cadence高速PCB的時(shí)序分析：列位看觀，在上一次的連載中，我們介紹了什么是時(shí)序電路，時(shí)序分析的兩種分類（同步和異步），并講述了一些關(guān)于SDRAM 的基本概念。這一次的連載中，
2009-07-01 17:23:27
0 Cadence 高速 PCB 的時(shí)序分析 1.引言 時(shí)序分析，也許是 SI 分析中難度最大的一部分。我懷著滿腔的期許給 Cadence 的資深工程師發(fā)了一封 e-mail，希望能夠得到一份時(shí)序分析的案
2010-04-05 06:37:130 時(shí)序約束與時(shí)序分析 ppt教程
本章概要:時(shí)序約束與時(shí)序分析基礎(chǔ)常用時(shí)序概念QuartusII中的時(shí)序分析報(bào)告
設(shè)置時(shí)序約束全局時(shí)序約束個(gè)別時(shí)
2010-05-17 16:08:020 靜態(tài)時(shí)序概念，目的
靜態(tài)時(shí)序分析路徑，方法
靜態(tài)時(shí)序分析工具及邏輯設(shè)計(jì)優(yōu)化
2010-07-09 18:28:18130 在討論時(shí)序邏輯電路的分析與設(shè)計(jì)之前，讓我們先回顧一下在第四章中介紹過(guò)的時(shí)序電路結(jié)構(gòu)框圖和一些相關(guān)術(shù)語(yǔ)。時(shí)序電路的結(jié)構(gòu)框圖如圖5.1所示.。
2010-08-13 15:24:3569 時(shí)序邏輯電路的分析方法
1. 時(shí)序邏輯電路的特點(diǎn) 在時(shí)序邏輯電路中，任意時(shí)刻的輸出信號(hào)不僅取決于當(dāng)時(shí)的輸入信
2009-04-07 23:18:119154 
精確概述Chroma 80611 是一個(gè) 時(shí)序/噪聲分析儀模塊，作為 Chroma POWER PRO III 電源供應(yīng)器自動(dòng)測(cè)試系統(tǒng) 的專用擴(kuò)展卡或子系統(tǒng)。它無(wú)法獨(dú)立工作，必須通過(guò) GPIB 總線
2025-11-04 10:31:55
跳變點(diǎn)是所有重要時(shí)序分析工具中的一個(gè)重要概念。跳變點(diǎn)被時(shí)序分析工具用來(lái)計(jì)算設(shè)計(jì)節(jié)點(diǎn)上的時(shí)延與過(guò)渡值。跳變點(diǎn)的有些不同含義可能會(huì)被時(shí)序分析工程師忽略。而這
2010-09-15 10:48:062110 
介紹了采用STA (靜態(tài)時(shí)序分析)對(duì)FPGA (現(xiàn)場(chǎng)可編程門(mén)陣列)設(shè)計(jì)進(jìn)行時(shí)序驗(yàn)證的基本原理,并介紹了幾種與STA相關(guān)聯(lián)的時(shí)序約束。針對(duì)時(shí)序不滿足的情況,提出了幾種常用的促進(jìn) 時(shí)序收斂的方
2011-05-27 08:58:5070 討論了靜態(tài)時(shí)序分析算法及其在IC 設(shè)計(jì)中的應(yīng)用。首先,文章討論了靜態(tài)時(shí)序分析中的偽路徑問(wèn)題以及路徑敏化算法,分析了影響邏輯門(mén)和互連線延時(shí)的因素。最后通過(guò)一個(gè)完整的IC 設(shè)計(jì)
2011-12-20 11:03:1695 24C02中IIC總線的應(yīng)答信號(hào)(ACK)時(shí)序圖分析，很好的單片機(jī)學(xué)習(xí)資料。
2016-03-21 17:30:0694 _靜態(tài)時(shí)序分析（Static_Timing_Analysis）基礎(chǔ)及應(yīng)用[1]。
2016-05-09 10:59:2631 電子專業(yè)單片機(jī)相關(guān)知識(shí)學(xué)習(xí)教材資料之時(shí)序邏輯電路的分析與設(shè)計(jì)
2016-09-02 14:30:260 基于時(shí)序路徑的FPGA時(shí)序分析技術(shù)研究_周珊
2017-01-03 17:41:582 靜態(tài)時(shí)序分析基礎(chǔ)及應(yīng)用
2017-01-24 16:54:247 AT24C02是由ATMEL公司提供的，IIC總線串行EEPROM（electronic eraser programmer read only memory），其容量為2kbit（256B），工作電壓在2.7v“5.5v之間，生產(chǎn)工藝是CMOS。
2017-11-16 14:29:0412630 
分析時(shí)序邏輯電路也就是找出該時(shí)序邏輯電路的邏輯功能，即找出時(shí)序邏輯電路的狀態(tài)和輸出變量在輸入變量和時(shí)鐘信號(hào)作用下的變化規(guī)律。上面講過(guò)的時(shí)序邏輯電路的驅(qū)動(dòng)方程、狀態(tài)方程和輸出方程就全面地描述了時(shí)序邏輯電路的邏輯功能。
2018-01-30 18:55:32128321 
STA的簡(jiǎn)單定義如下：套用特定的時(shí)序模型（Timing Model），針對(duì)特定電路分析其是否違反設(shè)計(jì)者給定的時(shí)序限制（Timing Constraint）。以分析的方式區(qū)分，可分為Path-Based及Block-Based兩種。
2018-04-03 15:56:1610 本文的主要內(nèi)容介紹的是IIC調(diào)試的詳細(xì)中文資料概述
IIC總線
支持標(biāo)準(zhǔn)模式（高達(dá)100K比特/秒）快速模式（高達(dá)400K比特/秒）
3個(gè)IIC接口，讀寫(xiě)分別有32BYTE的FIFO，有兩個(gè)DMA通道和1個(gè)中斷線
IIC0支持喚醒支持7位和10位地址格式
2018-04-24 11:34:4220 一 IIC概念及特點(diǎn)
1、IIC概念
2、主要特點(diǎn)
二 IIC時(shí)序介紹
1、IIC總線時(shí)序
2、IIC通信過(guò)程
三 編程時(shí)使用的幾個(gè)概念
1、時(shí)鐘速率
2、起始條件和停止條件
3
2018-07-02 10:07:126517 平時(shí)用得可能比較少，是PT產(chǎn)生的一個(gè)spice信息文件，可以用來(lái)和HSPICE做correlation。我們平時(shí)使用PT做得是gate level的時(shí)序分析，如果想做transistor level的時(shí)序分析，那可以采用HSPICE做電路仿真。
2018-09-23 16:52:007367 時(shí)序分析在FPGA設(shè)計(jì)中是分析工程很重要的手段，時(shí)序分析的原理和相關(guān)的公式小編在這里不再介紹，這篇文章是小編在練習(xí)Vivado軟件時(shí)序分析的筆記，小編這里使用的是18.1版本的Vivado。 這次
2019-09-15 16:38:007943 
在之前的MCS-51系列單片機(jī)中內(nèi)部沒(méi)有IIC通信資源，所如果要想用51單片機(jī)實(shí)現(xiàn)IIC通信，就只能通過(guò)軟件模擬其時(shí)序，這樣也能實(shí)現(xiàn)IIC通信的功能。
2018-11-20 15:52:2817060 
最近用到測(cè)量光線的模塊BH1750FVI時(shí)需要用到IIC總線操作， 于是就又費(fèi)功夫?qū)W習(xí)了下， 基本上算是了解了， 所以呢， 就用 51的IO口， 模擬出了總線時(shí)序， 并能正確操縱需要用IIC總線訪問(wèn)
2019-09-27 17:15:003 本文檔的主要內(nèi)容詳細(xì)介紹的是如何教30秒優(yōu)化到0.01秒詳細(xì)資料說(shuō)明。
2019-07-23 17:37:001 TimeQuest Timing Analyzer是一個(gè)功能強(qiáng)大的，ASIC-style的時(shí)序分析工具。采用工業(yè)標(biāo)準(zhǔn)--SDC(synopsys design contraints)--的約束、分析和報(bào)告方法來(lái)驗(yàn)證你的設(shè)計(jì)是否滿足時(shí)序設(shè)計(jì)的要求。
2019-11-28 07:09:002589 FPGA中的時(shí)序問(wèn)題是一個(gè)比較重要的問(wèn)題，時(shí)序違例，尤其喜歡在資源利用率較高、時(shí)鐘頻率較高或者是位寬較寬的情況下出現(xiàn)。建立時(shí)間和保持時(shí)間是FPGA時(shí)序約束中兩個(gè)最基本的概念，同樣在芯片電路時(shí)序分析中也存在。
2019-12-23 07:01:002671 
靜態(tài)時(shí)序分析中的“靜態(tài)”一詞，暗示了這種時(shí)序分析是一種與輸入激勵(lì)無(wú)關(guān)的方式進(jìn)行的，并且其目的是通過(guò)遍歷所有傳輸路徑，尋找所有輸入組合下電路的最壞延遲情況。這種方法的計(jì)算效率使得它有著廣泛的應(yīng)用，盡管它也存在一些限制。
2019-11-22 07:11:002730 靜態(tài)時(shí)序分析是一種驗(yàn)證方法，其基本前提是同步邏輯設(shè)計(jì)（異步邏輯設(shè)計(jì)需要制定時(shí)鐘相對(duì)關(guān)系和最大路徑延時(shí)等，這個(gè)后面會(huì)說(shuō)）。靜態(tài)時(shí)序分析僅關(guān)注時(shí)序間的相對(duì)關(guān)系，而不是評(píng)估邏輯功能（這是仿真和邏輯分析干
2019-11-22 07:07:004048 時(shí)序分析是以分析時(shí)間序列的發(fā)展過(guò)程、方向和趨勢(shì)，預(yù)測(cè)將來(lái)時(shí)域可能達(dá)到的目標(biāo)的方法。此方法運(yùn)用概率統(tǒng)計(jì)中時(shí)間序列分析原理和技術(shù)，利用時(shí)序系統(tǒng)的數(shù)據(jù)相關(guān)性，建立相應(yīng)的數(shù)學(xué)模型，描述系統(tǒng)的時(shí)序狀態(tài)，以預(yù)測(cè)未來(lái)。
2019-11-15 07:02:003430 
停止條件即示波器停止“統(tǒng)計(jì)分析”的條件，當(dāng)測(cè)試條件滿足預(yù)設(shè)條件時(shí)，時(shí)序分析軟件會(huì)停止統(tǒng)計(jì)完成分析工作。
2020-04-29 15:18:523159 靜態(tài)時(shí)序分析是檢查芯片時(shí)序特性的一種方法，可以用來(lái)檢查信號(hào)在芯片中的傳播是否符合時(shí)序約束的要求。相比于動(dòng)態(tài)時(shí)序分析，靜態(tài)時(shí)序分析不需要測(cè)試矢量，而是直接對(duì)芯片的時(shí)序進(jìn)行約束，然后通過(guò)時(shí)序分析工具給出
2020-11-11 08:00:0067 本文檔的主要內(nèi)容詳細(xì)介紹的是華為FPGA硬件的靜態(tài)時(shí)序分析與邏輯設(shè)計(jì)包括了：靜態(tài)時(shí)序分析一概念與流程，靜態(tài)時(shí)序分析一時(shí)序路徑，靜態(tài)時(shí)序分析一分析工具
2020-12-21 17:10:5422 時(shí)序分析時(shí)FPGA設(shè)計(jì)中永恒的話題，也是FPGA開(kāi)發(fā)人員設(shè)計(jì)進(jìn)階的必由之路。慢慢來(lái)，先介紹時(shí)序分析中的一些基本概念。
2021-01-08 16:57:5528 本文檔的主要內(nèi)容詳細(xì)介紹的是時(shí)序分析的靜態(tài)分析基礎(chǔ)教程。
2021-01-14 16:04:0014 本文檔的主要內(nèi)容詳細(xì)介紹的是時(shí)序分析的Timequest教程免費(fèi)下載。
2021-01-14 16:04:003 本文檔的主要內(nèi)容詳細(xì)介紹的是時(shí)序分析的Timequest教程免費(fèi)下載。
2021-01-14 16:04:0015 方法，能夠有效減少時(shí)序路徑問(wèn)題分析所需工作量。 時(shí)序路徑問(wèn)題分析定義為通過(guò)調(diào)查一條或多條具有負(fù)裕量的時(shí)序路徑來(lái)判斷達(dá)成時(shí)序收斂的方法。當(dāng)設(shè)計(jì)無(wú)法達(dá)成時(shí)序收斂時(shí)，作為分析步驟的第一步，不應(yīng)對(duì)個(gè)別時(shí)序路徑進(jìn)行詳細(xì)時(shí)序分
2021-05-19 11:25:473923 
配合實(shí)現(xiàn)，傳輸速率包含標(biāo)注準(zhǔn)（100kps）、快速（400kps）、高速（3.4Mbps）三大類。2. IIC總線時(shí)序啟動(dòng)時(shí)序：當(dāng)SCL為高電平時(shí)，SDA下降沿，表示啟動(dòng)。...
2021-11-19 18:21:0613 STM32入門(mén)開(kāi)發(fā): 采用IIC硬件時(shí)序讀寫(xiě)AT24C08(EEPROM)
2021-11-21 13:51:0447 STM32F103 模擬IIC時(shí)序
2021-11-25 09:51:1035 時(shí)序的，本文采用的是模擬時(shí)序，下篇文章就介紹配置STM32的IIC硬件時(shí)序讀寫(xiě)AT24C02和AT24C08。模擬時(shí)序更加方便移植到其他單片機(jī)，通用性更高，不分MCU；硬件時(shí)序效率更高，單每個(gè)MCU配置方法不同，依賴硬件本身支持。目前器件： 采用AT24C02 EEPROM存儲(chǔ)芯...
2021-11-25 20:06:0239 IIC的使用IIC總線簡(jiǎn)介IIC通信時(shí)序IIC總線尋址IIC總線簡(jiǎn)介1、IIC總線是一種由PHILIPS公司開(kāi)發(fā)的兩線式串行總線2、IIC在硬件上是時(shí)鐘總線SCL和數(shù)據(jù)總線SDA兩條線構(gòu)成3、器件
2021-12-04 16:06:0914 一、實(shí)驗(yàn)?zāi)康模和ㄟ^(guò)單片機(jī)普通IO口，模擬IIC時(shí)序，掌握IIC通訊協(xié)議。二、實(shí)驗(yàn)用到的主控芯片：STM32F103RCT6，IIC通訊引腳IIC_SDA：PC11，IIC_SCL：PC12三
2021-12-22 18:49:1138 玩單片機(jī)的朋友都知道IIC通信這個(gè)工具，但好多人只是會(huì)用，內(nèi)部的原理不求甚解，或是想要了解其原理，但卻對(duì)抽象的時(shí)序描述一頭霧水。本文將從實(shí)測(cè)的IIC波形入手，帶你看到真實(shí)的IIC樣子，進(jìn)而去理解
2022-01-12 17:35:179 玩單片機(jī)的朋友都知道IIC通信這個(gè)工具，但好多人只是會(huì)用，內(nèi)部的原理不求甚解，或是想要了解其原理，但卻對(duì)抽象的時(shí)序描述一頭霧水。本文將從實(shí)測(cè)的IIC波形入手，帶你看到真實(shí)的IIC樣子，進(jìn)而去理解
2022-01-12 17:59:2217 時(shí)序分析時(shí)FPGA設(shè)計(jì)中永恒的話題，也是FPGA開(kāi)發(fā)人員設(shè)計(jì)進(jìn)階的必由之路。慢慢來(lái)，先介紹時(shí)序分析中的一些基本概念。
2022-03-18 11:07:133922 由于I2C信號(hào)質(zhì)量容易受寄生電容影響，時(shí)序一致性測(cè)試對(duì)保障通信穩(wěn)定至關(guān)重要。本文將通過(guò)實(shí)例應(yīng)用教您一秒鐘完成時(shí)序測(cè)試，快速分析I2C信號(hào)脈寬、幅值、邊沿、建立時(shí)間、保持時(shí)間等多種組合參數(shù)。
2022-07-23 09:47:318069 
AXI IIC 和 PS IIC 控制器都符合 NXP IIC 總線規(guī)范。用戶必須確保其選擇使用的從設(shè)備的時(shí)序參數(shù)與UM10204 的第 48 頁(yè)上的“表 10”中的參數(shù)相同。
2022-08-25 10:29:082548 電子發(fā)燒友網(wǎng)站提供《時(shí)序分析工具對(duì)比報(bào)告.pdf》資料免費(fèi)下載
2022-09-27 11:08:110 前言 在上篇文章里《時(shí)序分析基本概念（一）——建立時(shí)間》，我們向大家介紹了建立時(shí)間的基本概念和計(jì)算方法。
2022-10-09 11:59:455211 最近硬件測(cè)試工程師反饋一個(gè)BUG，和IIC的時(shí)序有關(guān)，這個(gè)BUG目前沒(méi)有帶來(lái)使用方面的影響，但是不符合規(guī)范，要求整改。我們使用的單片機(jī)是cortex-m3內(nèi)核的芯片，美信公司生產(chǎn)，使用此芯片讀取電容
2023-06-14 17:52:314520 
引言 在同步電路設(shè)計(jì)中，時(shí)序是一個(gè)非常重要的因素，它決定了電路能否以預(yù)期的時(shí)鐘速率運(yùn)行。為了驗(yàn)證電路的時(shí)序性能，我們需要進(jìn)行 靜態(tài)時(shí)序分析 ，即 在最壞情況下檢查所有可能的時(shí)序違規(guī)路徑，而不需要測(cè)試
2023-06-28 09:38:572402 
今天要介紹的時(shí)序分析基本概念是lookup table。中文全稱時(shí)序查找表。
2023-07-03 14:30:342618 
??本文主要介紹了靜態(tài)時(shí)序分析 STA。
2023-07-04 14:40:062047 
今天我們要介紹的時(shí)序分析基本概念是MMMC分析(MCMM)。全稱是multi-mode, multi-corner, 多模式多端角分析模式。這是在先進(jìn)工藝下必須要使用的一種時(shí)序分析模式。
2023-07-04 15:40:133999 
電機(jī)如何選電纜，看圖一秒搞定，建議收藏轉(zhuǎn)發(fā)，需要的時(shí)候，對(duì)照就可以了。
2023-09-04 09:50:062156 
邏輯分析儀能讀IIC信號(hào)不？ 邏輯分析儀是一種常用的電子測(cè)試工具，它能夠監(jiān)測(cè)和分析數(shù)字電路中的信號(hào)，幫助工程師診斷問(wèn)題并進(jìn)行優(yōu)化。IIC（Inter-Integrated Circuit）是一種串行
2023-09-19 16:50:032359 SCCB協(xié)議是類似于IIC協(xié)議，它常用于OV系列攝像頭配置接口中。下圖為sio_c和sio_d的時(shí)序圖，具體的時(shí)序協(xié)議請(qǐng)看《SCCB接口時(shí)序.pdf》文檔。
2023-11-06 10:42:281112 
示波器捕獲和分析IIC（集成電路間通信）波形是一項(xiàng)重要的電子測(cè)量任務(wù)，特別是在嵌入式系統(tǒng)和微控制器的調(diào)試過(guò)程中。
2024-05-20 15:08:367264 本文介紹了集成電路設(shè)計(jì)中靜態(tài)時(shí)序分析（Static Timing Analysis，STA）的基本原理、概念和作用，并分析了其優(yōu)勢(shì)和局限性。 ? 靜態(tài)時(shí)序分析（Static Timing
2025-02-19 09:46:351484
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論