為了追求以更低功耗和成本實現(xiàn)更高性能的目標(biāo)，超大規(guī)模集成電路產(chǎn)業(yè)向系統(tǒng)級芯片(SoC)集成方向發(fā)展，從而導(dǎo)致了多時鐘域設(shè)計的出現(xiàn)。最常見的是，當(dāng)頻率關(guān)系是2的整數(shù)倍時，共享相同時鐘源的功能塊具有同步交互性。從時序的角度看，這些交互可能經(jīng)常發(fā)生在設(shè)計的關(guān)鍵路徑。在這種情況下，你必須測試這些交互以查證過渡類型(transition-type)故障，以達(dá)到測試覆蓋率和DPPM(百萬分之一缺陷)目標(biāo)。

換句話說，在一個時鐘域中具有發(fā)射觸發(fā)器，并且在另一個同步時鐘域中具有捕獲觸發(fā)器的路徑被稱為同步跨時鐘域(SCCD)路徑。如圖1所示，F(xiàn)F1到FF2之間的組合云被稱為內(nèi)部時鐘(intra-clock)域，而FF1到FF3之間的云被稱為跨時鐘(inter-clock)域。

圖1：內(nèi)部時鐘域和跨時鐘域路徑可能會以延遲的形式引入故障。

用于過渡故障測試的時鐘濾波電路(CFC)從時鐘源濾除所需的時鐘脈沖。典型的CFC具有局限性，不能用于測試跨同步時鐘域的過渡故障。出現(xiàn)過渡錯誤時會出現(xiàn)什么問題？我們將解釋這些限制，并建議對CFC進(jìn)行改進(jìn)、以使對SCCD的測試(如圖1所示的跨時鐘域故障)可行。

圖2表示一個典型的時鐘濾波電路，它有三個主要組件。

? 同步單元將掃描使能(SE)信號與工作時鐘域同步。

? 由同步SE信號觸發(fā)的可編程移位寄存器來控制集成時鐘門控(ICG)以生成所需數(shù)量的時鐘脈沖。

? ICG單元。

圖2：典型的時鐘濾波電路可能不足以測試跨同步時鐘域的時鐘故障。

全速故障測試包括兩個步驟。第一步是移位模式，第二步是捕捉模式。在移位模式，當(dāng)SE為高電平時，經(jīng)由掃描鏈移位，寄存器被初始化為已知值。在捕捉模式，當(dāng)SE為低時，功能路徑的響應(yīng)被捕捉到寄存器中。

在捕捉模式，CFC用于產(chǎn)生所需的時鐘脈沖，用于全速測試的啟動和捕捉周期。

當(dāng)SE被選通，經(jīng)過一段延遲才到達(dá)CFC。然后在CFC中，與接收時鐘域的兩級同步單元同步。被SE同步的信號將觸發(fā)n級可編程寄存器給ICG提供使能信號，以濾除所需的時鐘脈沖。這意味著來自CFC的時鐘脈沖距離從SE到達(dá)CFC那一刻已有一定延遲。延遲主要由同步單元延遲造成。

圖3：全速測試時鐘的典型CFC輸出波形。

為測試時鐘域內(nèi)的故障(內(nèi)部時鐘域故障)，該CFC盡職盡責(zé)，如圖3所示。但是，要測試SCCD過渡故障，需要產(chǎn)生啟動和捕獲脈沖，如圖4所示。為獲得這種波形，我們通常使用兩個獨立的CFC。每個時鐘域都需要自己的CFC，因為每個時鐘的脈沖寬度都不相同，因此需要從不同的CFC生成。圖4給出了你可以實現(xiàn)的不同啟動和捕獲條件的示例。

圖4：用于測試跨時鐘域故障的典型啟動和捕獲脈沖組合，包括快速啟動和慢速捕獲以及慢速啟動和快速捕獲脈沖。

當(dāng)用于測試同步復(fù)時鐘域(圖1)中的故障時，同一個CFC遇到以下挑戰(zhàn)：

***邊緣失齊***：當(dāng)測試兩個SCCD之間的故障時，每個時鐘域都有自己的CFC。而由于CFC固有的同步延遲會導(dǎo)致輸出錯位。產(chǎn)生的時鐘邊緣將不會是周期對齊的。例如，假定頻率為F和F/2的兩個同步時鐘，每個都具有移位寄存器長度為4的可編程CFC?？删幊桃莆患拇嫫髟诓煌瑫r間被觸發(fā)，從而導(dǎo)致CFC輸出的不同延遲。假定為兩級同步器，則時鐘域F/2需要兩倍于時鐘域F的時間。圖5顯示了兩個CFC的時鐘輸出波形。需要注意的是，有兩種類型的錯位失齊。一種是由于同步本身的延遲，如圖5所示。

圖5：通用CFC輸出的時鐘波形，顯示失齊的邊沿。

失齊的另一個原因是時鐘偏斜(clock skew)。每個時鐘的偏斜都導(dǎo)致兩個CFC時鐘輸出失齊的進(jìn)一步加劇。如圖6所示，CFC_OUT_F的輸出相對于CFC_OUT_F/2是偏斜的。正因為如此，捕獲發(fā)射信號的功能時序窗口被壓縮，損害了測試質(zhì)量和有效性。