鎖相環(huán) （PLL） 是電子系統(tǒng)中最通用、最靈活和最有價(jià)值的電路配置之一，因此在許多應(yīng)用中都有使用。它用于時(shí)鐘重定時(shí)和恢復(fù)，作為頻率合成器和可調(diào)諧振蕩器，僅舉幾個(gè)例子。因此，在包括無線電接收器和測試設(shè)備在內(nèi)的許多 RF 設(shè)備項(xiàng)目中都可以找到 PLL。根據(jù)其具體實(shí)現(xiàn)，它可以服務(wù)于近直流到 GHz 和更高的頻率，在系統(tǒng)和電路中發(fā)揮許多關(guān)鍵作用。

　　PLL 是閉環(huán)（負(fù)反饋）架構(gòu)，基本 PLL 由以下模塊組成（圖 1）：

　　圖 1：基本 PLL 是一個(gè)閉環(huán)負(fù)反饋系統(tǒng)，其中參考信號和 VCO 輸出之間的誤差用于校正該輸出；低通濾波器是建立環(huán)路動(dòng)態(tài)的關(guān)鍵要素。

　　相位/頻率檢測器 （PFD）（通常簡稱為相位檢測器 PD）將輸入信號與參考信號進(jìn)行比較，并產(chǎn)生與其相位差成正比的誤差信號（請記住，相位和頻率密切相關(guān)，因?yàn)轭l率是相位的時(shí)間導(dǎo)數(shù)）；相位檢測器的輸出通常進(jìn)入電荷泵，將小電流差轉(zhuǎn)換為更大的電壓

　　一個(gè)低通濾波器 （LPF），它對誤差信號的頻譜進(jìn)行整形；這種濾波器的設(shè)計(jì)通常是工程科學(xué)和直觀藝術(shù)的結(jié)合，并且是設(shè)置 PLL 操作的許多動(dòng)態(tài)的主要因素

　　輸出相位/頻率由誤差信號控制的壓控振蕩器 （VCO）

　　VCO 輸出端的可選分頻器，它使 PLL 以參考頻率的倍數(shù) N 生成頻率；N 可以是整數(shù)，許多 PLL 設(shè)計(jì)支持小數(shù) N 非整數(shù)除法

　　VCO（和分頻器，如果使用）的輸出進(jìn)入相位/頻率檢測器以完成反饋環(huán)路。在操作中，誤差信號隨著相位差的增加而增加。這會(huì)以相反方向驅(qū)動(dòng) VCO 相位，從而減少誤差信號。結(jié)果，輸出的相位被鎖定到另一個(gè)輸入的相位。

　　當(dāng) PLL 輸出密切跟蹤輸入并且誤差信號較小且相對穩(wěn)定時(shí)，PLL 被稱為“鎖相”或簡稱為“鎖相”。根據(jù)應(yīng)用，系統(tǒng)中使用的 PLL 系統(tǒng)的輸出要么是 VCO 的輸出，要么是 VCO 的控制信號。

　　當(dāng)然，PLL 最初是在 1920 年代左右使用真空管設(shè)計(jì)的。隨著 1970 年代第一款大眾市場 PLL 作為 IC Signetics NE565 用于 0.001 Hz 至 500 kHz 工作頻率的推出，它們的受歡迎程度顯著擴(kuò)大。雖然這部分現(xiàn)在顯然已經(jīng)過時(shí)（Signetics 早已不復(fù)存在），但其數(shù)據(jù)表已存檔并可在線獲取1。

　　PLL 可以使用模擬、數(shù)字或混合信號電路構(gòu)建。早期的 PLL 是全模擬的，帶有模擬鑒相器、低通濾波器、VCO 和可選的分頻器；除法器很快升級為數(shù)字除法器，以允許整數(shù)和小數(shù)整數(shù)除法。數(shù)字 PLL 現(xiàn)在用升降計(jì)數(shù)器代替相位檢測器，該計(jì)數(shù)器在數(shù)字域中執(zhí)行類似功能，并且還可以使用數(shù)字濾波器，誤差信號驅(qū)動(dòng)直接數(shù)字合成器作為 VCO。

　　由于其內(nèi)部結(jié)構(gòu)的模塊化、廣泛使用和廣泛應(yīng)用，PLL 是莎士比亞或詹姆斯喬伊斯作品的工程對應(yīng)物，因?yàn)樗殉蔀闊o數(shù)文章、論文和書籍的主題。他們通過廣泛的定性討論和高度詳細(xì)的定量模型對 PLL 進(jìn)行了廣泛的分析；幾乎所有此類分析都始于 Gardner 和 Viterbi 的經(jīng)典著作2，3。

　　可用的技術(shù)論文涵蓋了 PLL 的性能，包括每個(gè)功能塊中的多種噪聲、抖動(dòng)、漂移、非線性、失真和其他電路缺陷，以及多種輸入信號的性能。其中包括在時(shí)域和頻域中檢查 PLL 操作的論文；一些專注于簡單的一階模型，而另一些則使用高度復(fù)雜的模型來捕捉 PLL 電路和信號的許多真實(shí)世界的細(xì)微之處。

　　PLL 參數(shù)滿足應(yīng)用目標(biāo)

　　與大多數(shù)電子電路一樣，有一些基本參數(shù)適用于幾乎所有應(yīng)用，有些在特定情況下更為關(guān)鍵。通過調(diào)整相位檢測器、低通濾波器、VCO 和分頻器的一些設(shè)計(jì)細(xì)節(jié)，PLL 設(shè)計(jì)可以在這些參數(shù)之間權(quán)衡性能，以最好地滿足應(yīng)用優(yōu)先級。頂級因素包括：

　　工作頻率：PLL 及其 VCO 的標(biāo)稱、自由運(yùn)行頻率

　　工作范圍：PLL 和 VCO 將工作的頻率跨度。這包括 PLL 可以獲取信號并實(shí)現(xiàn)鎖定的拉入范圍，以及一旦實(shí)現(xiàn)它可以保持鎖定的更寬范圍

　　轉(zhuǎn)換或捕獲時(shí)間：PLL 捕獲并鎖定在操作外部限制的信號所花費(fèi)的時(shí)間，這在很大程度上由低通濾波器決定；帶寬較窄的濾波器具有較長的捕獲時(shí)間，但會(huì)限制噪聲和抖動(dòng)，而帶寬較寬的濾波器具有更快的響應(yīng)，但允許更多噪聲通過 PLL 系統(tǒng)

　　噪聲和抖動(dòng)：由 PLL 的元件添加并因此出現(xiàn)在其輸出端的任何噪聲或抖動(dòng)，即使是完美的信號也是如此。整體噪聲品質(zhì)因數(shù) （FOM） 以 dBc/Hz 表示，有幾種不同類型的 FOM

　　死區(qū)：當(dāng)相位/頻率檢測器的兩個(gè)輸入非常接近時(shí)，檢測器可能看不到這一點(diǎn)，因此不會(huì)產(chǎn)生錯(cuò)誤輸出；這有點(diǎn)類似于電子滯后或機(jī)械靜摩擦

　　許多其他因素也可能適用于不同應(yīng)用中的 PLL，例如無雜散動(dòng)態(tài)范圍 （SFDR）、失真、截距和溫度系數(shù)；完整的列表可能很長。

　　PLL IC 在頻率、性能、集成度方面不斷提高

　　為了實(shí)現(xiàn)給定應(yīng)用的最佳性能因素組合，PLL 用戶將購買并連接單獨(dú)的模塊：相位/頻率檢測器、定制濾波器、VCO 和其他元件。當(dāng)然，模塊和混合設(shè)備制造商很快通過組合多個(gè)單獨(dú)的 IC 芯片和分立元件，提供完整的 PLL 作為完全表征的單元。

　　然而，對更高頻率的無線系統(tǒng)的需求，例如對軟件定義無線電、智能手機(jī)、雷達(dá)系統(tǒng)和許多其他應(yīng)用的需求，一直激勵(lì) IC 供應(yīng)商開發(fā)能夠產(chǎn)生高性能單片 PLL 的工藝和設(shè)計(jì)。其中許多集成了大部分或所有功能塊（取決于頻率和所需的性能），從而減少了設(shè)計(jì)時(shí)間、風(fēng)險(xiǎn)、電路板空間和功耗。

　　例如，Hittite（現(xiàn)為 Analog Devices 的一部分）的HMC830LP6GE PLL是一個(gè)小數(shù) N PLL，工作頻率范圍為 25 MHz 至 3 GHz。它針對蜂窩/4G 基礎(chǔ)設(shè)施、中繼器和毫微微蜂窩以及通信測試設(shè)備，以及具有 -110 dBc/Hz 的超低帶內(nèi)相位噪聲、-227 dBc/Hz 的 FOM 和低于 180 fsec 的 rms 抖動(dòng)的其他應(yīng)用。

　　該 IC 包括一個(gè)集成 VCO（圖 2），傳統(tǒng)上它一直是最難集成的功能，同時(shí)仍能在高頻下實(shí)現(xiàn)高整體性能。與大多數(shù) PLL 一樣，數(shù)據(jù)手冊有十多個(gè)詳細(xì)圖表，顯示了 PLL 在各種條件下的許多方面的性能。圖 3 顯示了 PLL 在不同溫度下工作范圍內(nèi)的集成 rms 抖動(dòng)。

　　圖 2：Analog Devices 的 HMC830LP6GE 代表了過去幾年的趨勢：將 VCO 與 PLL 的其余部分一起放入 IC 中，同時(shí)擴(kuò)展頻率范圍且不影響品質(zhì)因數(shù)。

　　圖 3：PLL 數(shù)據(jù)表通常有許多性能圖表，例如 HMC830LP6GE 的這張圖表，顯示了 -40?C、27?C 和 85?C 時(shí)的 rms 抖動(dòng) （fsec） 與頻率的關(guān)系；請注意在該范圍內(nèi)的性能穩(wěn)定性。

　　另一個(gè)具有集成 VCO 的 PLL 是凌力爾特公司的LTC6948，它是一款 370 MHz 至 6.39 GHz 小數(shù) N 器件，還具有超低噪聲。它還包括一個(gè)參考分頻器、相位/頻率檢測器、電荷泵、分?jǐn)?shù)反饋分頻器和 VCO 輸出分頻器。歸一化帶內(nèi)相位噪底 FOM 為 -226 dBc/Hz，寬帶輸出相位噪底為 –157 dBc/Hz（圖 4）。

　　圖 4：除其他參數(shù)外，Linear Technology 的 LTC6948 數(shù)據(jù)表還包括歸一化帶內(nèi)相位本底噪聲 FOM 和寬帶輸出本底相位噪聲；后者在最高頻率下從 –100 dBc/Hz 下降到 –157 dBc/Hz。

　　它支持高達(dá) 425 MHz 的參考輸入頻率，以實(shí)現(xiàn)快速頻率切換。該IC非常適合無線基站（LTE、WiMAX、W-CDMA、PCS）等應(yīng)用；微波數(shù)據(jù)鏈路和軍用/安全無線電，它可以用作高速、可調(diào)諧 6.39 GHz 寬帶接收器的核心（圖 5）。

　　圖 5：即使是高度集成的 IC 也需要無源元件支持，正如該基于 LTC6948 的高速、可調(diào)諧 6.39 GHz 寬帶接收器的原理圖所示。

　　Maxim Integrated 的 MAX2870是一款 23.5 MHz 至 6 GHz PLL，帶有小數(shù)/整數(shù) N 合成器和 VCO（圖 6）。該設(shè)備通過覆蓋 3 GHz 至 6 GHz 的多個(gè) VCO 實(shí)現(xiàn)其超寬頻率，可以自動(dòng)選擇或在用戶控制下（通過串行接口）選擇；用戶提供環(huán)路濾波器和參考。相位/頻率檢測器在整數(shù) N 模式下工作至 105 MHz，在小數(shù) N 模式下工作至 50 MHz，并接受高達(dá) 200 MHz 的參考頻率。PLL 在多個(gè)分頻器設(shè)置中顯示出出色的 6.0 GHz 相位噪聲性能（圖 7）。應(yīng)用包括無線基礎(chǔ)設(shè)施、測試和測量、衛(wèi)星通信和無線局域網(wǎng)。

　　圖 6：Maxim Integrated 的 MAX2870 通過使用多個(gè)內(nèi)部 VCO 實(shí)現(xiàn)了 6 GHz 額定值，這些 VCO 可以自動(dòng)選擇或由用戶主動(dòng)選擇。

　　圖 7：PLL 供應(yīng)商再次提供了詳細(xì)的性能規(guī)格，例如 MAX2870 在工作帶寬內(nèi)的相位噪聲圖，具有不同的分頻系數(shù)。

　　盡管Texas Instruments LMX2492小數(shù)分頻 PLL（圖 8）不包括集成 VCO，但它使用外部 VCO 可在 500 MHz 至 14 GHz 范圍內(nèi)工作；其 FOM 為 -227 dBc/Hz。當(dāng)與合適的環(huán)路分頻器結(jié)合使用時(shí)，它可以用作 77 GHz 汽車?yán)走_(dá)系統(tǒng)的核心（圖 9）；它還包括針對這一重點(diǎn)應(yīng)用的斜坡/啁啾生成。

　　圖 8：Texas Instruments LMX2492 PLL 不包括 VCO，但在 -227 dBc/Hz 的 FOM 下達(dá)到 14 GHz 性能。

　　圖 9：LMX2492 面向 77 GHz 汽車?yán)走_(dá)等應(yīng)用，具有雷達(dá)所需的集成斜坡和啁啾功能。

　　由于其 200 MHz 相位檢測器響應(yīng)，該 PLL 還可用于非雷達(dá)應(yīng)用，例如移動(dòng)無線、緊湊型射頻、雷達(dá)模塊、微波回程、示波器、頻譜分析儀、陸地移動(dòng)無線電和軟件定義無線電。盡管其額定頻率很高，但該 IC 采用 3.15 至 3.45 V 電源供電，耗散電流僅為 60 mA。

　　除了 RF 性能之外，許多 PLL 現(xiàn)在還包括 SPI 或 I 2 C 串行接口，因此系統(tǒng)處理器可以設(shè)置和更改一些 PLL 參數(shù)，例如增益、濾波器帶寬或范圍。這使軟件能夠調(diào)整給定電路中的這些因素以滿足不斷變化的場景，或者允許在多個(gè)設(shè)計(jì)中使用相同的組件。

　　概括

　　幾十年來，PLL 一直是許多用于通信、合成、時(shí)鐘、信號生成和信號恢復(fù)應(yīng)用的電子系統(tǒng)的關(guān)鍵部分。新 IC 正在將頻率、噪聲和抖動(dòng)性能方面的性能規(guī)范推向新的水平，同時(shí)將更多功能集成到單個(gè)設(shè)備中。通過在環(huán)路設(shè)計(jì)本身內(nèi)添加數(shù)字功能，或作為建立 PLL 工作點(diǎn)的控制功能，PLL 的多功能性和靈活性進(jìn)一步增強(qiáng)。

　　參考：

　　Signetics NE565 數(shù)據(jù)表

　　Gardner， Floyd M. （2005），Phaselock 技術(shù)（第 3 版），Wiley-Interscience，ISBN 978-0-471-43063-6

　　Viterbi， Andrew J.，連貫通信原理，McGraw-Hill。