作者：John Caldwell

每當(dāng)我檢查年輕工程師的原理圖或 PCB 布局時(shí)，我都要挑選幾個(gè)部位問(wèn)他們“為什么？”為什么你選擇這個(gè)組件？為什么把它布置在 PCB 的這個(gè)位置？之所以問(wèn)這些問(wèn)題是因?yàn)楣こ處熢谧龀雒總€(gè)設(shè)計(jì)決策時(shí)都應(yīng)該有合理的理由。

例如，為什么在運(yùn)算放大器配置成的緩沖器的反饋路徑中有一個(gè)電阻器？

圖 1：在反饋路徑中包含電阻器的運(yùn)算放大器緩沖器電路

現(xiàn)實(shí)情況是工程師經(jīng)常不知道自己為什么使用電阻器 R2。他們可能在以前的原理圖中看到過(guò)，覺得必須包含它。這些電阻器通常用于低速應(yīng)用 (<50 MHz)，以消除運(yùn)算放大器輸入偏置電流產(chǎn)生的 DC 失調(diào)。但是，正如我現(xiàn)在已退休的同事 Bruce Trump 所指出的那樣，這很少奏效。

R2 還可能會(huì)在輸出出現(xiàn) ESD 攻擊時(shí)為反相輸入提供一定的保護(hù)。此外，如果兩個(gè)輸入端有匹配的電源阻抗，有些運(yùn)算放大器（特別是 JFET 輸入型）就會(huì)產(chǎn)生較低的失真。但如果不理解 R2 的用途，通常就會(huì)隨機(jī)選擇該值，進(jìn)而導(dǎo)致不穩(wěn)定性。

要理解 R2 怎么會(huì)導(dǎo)致不穩(wěn)定性，我們?cè)谠撾娐分屑尤脒\(yùn)算放大器的輸入電容，如圖 2 所示。

圖 2：在圖 1 電路中加入運(yùn)放輸入電容

R2 與輸入共模電容 CCM2 及輸入差分電容 CDM 在反相輸入端構(gòu)成一個(gè)低通濾波器。反饋路徑中的低通濾波器在放大器的噪聲增益曲線 (1/β) 上產(chǎn)生一個(gè)零，所處頻率為：

如果該零遠(yuǎn)遠(yuǎn)高于放大器的單位增益帶寬，如圖 3 中 fz(2) 所示，它就不會(huì)影響電路的穩(wěn)定性。但如果這個(gè)零處于或低于運(yùn)算放大器的單位增益帶寬位置，例如 fz(1)，噪聲增益曲線就會(huì)以大于每十倍頻程 20dB 的速率與開環(huán)增益曲線相交，表明可能不穩(wěn)定。

圖 3：緩沖器放大器的開環(huán)增益（紅）和噪聲增益（藍(lán)）曲線

該零的相移在低于 fz 的十倍頻位置開始，因此保守設(shè)計(jì)原則是：

用該公式替換 fz，我們便可確定能確保穩(wěn)定性的 R2 最大值：

為了展示該效果，我對(duì)采用緩沖器配置的 OPA172 進(jìn)行了仿真，并測(cè)量了不同 R2 值的相位裕度。OPA172 的單位增益帶寬是 10MHz，輸入共模與差分電容均為 4pF。使用公式 4 中的設(shè)計(jì)準(zhǔn)則，R2 的最大值是：

圖 4 是我用來(lái)測(cè)量相位裕度的 TINA-TI? 仿真原理圖。反饋環(huán)路在運(yùn)算放大器輸出端由電感器 L1 損壞，一個(gè)電源 (VG1) AC 耦合至該反饋環(huán)路。環(huán)路增益由具有“LG”標(biāo)識(shí)的探針提供，在環(huán)路增益等于 0dB 時(shí)，可測(cè)量相位裕度。

圖 4：按緩沖器配置的 OPA172 的 TINA-TI? 仿真原理圖

圖 5 是在 R2 值增加時(shí)相位裕度的曲線。藍(lán)線是我們用公式 5 計(jì)算出的 R2 最大值。在低于該限值時(shí)，相位裕度的降低最小，在 R2 = 200 歐姆時(shí)僅降至 62°，而高于該限值時(shí)，相位裕度則會(huì)快速降低。

圖 5：OPA172 相位裕度及 R2 值的比較曲線

記住這一分析不包括電容式負(fù)載或 PCB 寄生效應(yīng)的影響，但它們也會(huì)降低電路的相位裕度。

在某些電路中可能會(huì)有提供 R2 的適當(dāng)理由，但在將其納入原理圖之前，要問(wèn)問(wèn)自己，使用該電阻器要達(dá)到什么效果。如果所需的值很大，您可能會(huì)遇到穩(wěn)定性問(wèn)題。在任何工程設(shè)計(jì)工作中多問(wèn)“為什么”，對(duì)工程師自我提高非常重要！

原文請(qǐng)參見: http://e2e.ti.com/blogs_/b/precisionhub/archive/2014/07/15/resistors-in-the-feedback-of-a-buffer-ask-why.aspx

審核編輯：符乾江