本期主要介紹單片機(jī)核心--CPU的架構(gòu)、組成及運(yùn)作方式。

架構(gòu)之爭

目前微型計算機(jī)系統(tǒng)的架構(gòu)主要有X86、MIPS、ARM、PowerPC、SPARC這幾種，但市場上最常見的還是X86和ARM架構(gòu)的，我們接下來以這兩種為例了解下微型計算機(jī)體系結(jié)構(gòu)，至于剩下幾種如果讀者有興趣就只能自行百度了(任天堂、索尼PS、摩托羅拉了解一下)。

在了解X86和ARM架構(gòu)之前，我們先介紹下復(fù)雜指令集CISC(Complex Instuction Set Computer)和精簡指令集RISC(Reduced Instruction Set Computer)。上期我們說過CPU運(yùn)行是通過取指令完成的，根據(jù)CPU可執(zhí)行指令我們分成CISC和RISC兩種。

1. CISC: 機(jī)器指令復(fù)雜，這就使得硬件設(shè)計邏輯也極其復(fù)雜，晶體管數(shù)量龐大，為了進(jìn)行高效運(yùn)算，需要較長的流水線(下面會介紹)、復(fù)雜的分支預(yù)測機(jī)構(gòu)、多級Cache、支持超線程虛擬化等。

2. RISC: 指令集數(shù)量少，指令簡單，硬件邏輯簡單，功耗比較低，適合移動平臺應(yīng)用。

X86架構(gòu)是CISC的代表，目前由Intel主導(dǎo)，比較有名的Pentium、Core都是這種架構(gòu)。而ARM則是RISC的代表，這種架構(gòu)的知識產(chǎn)權(quán)掌握在ARM公司手中(他們只賣知識產(chǎn)權(quán)，具體芯片根據(jù)不同生產(chǎn)廠家會有所不同)，目前比較常見的用于移動手機(jī)端像是蘋果三星華為，還有嵌入系統(tǒng)，比較常見的有樹莓派，STM32用的當(dāng)然也是這種架構(gòu)。

ARM市場

ARM家族中最經(jīng)典的是ARM7、ARM9、ARM11，雖然現(xiàn)在市場上還有，但已經(jīng)有要被取代的趨勢，而接手市場的則是下面三個系列：

1. Cortex-M系列：為單片機(jī)驅(qū)動系統(tǒng)提供的低成本優(yōu)化方案，應(yīng)用于傳統(tǒng)的微控制器、智能傳感器等，主流的有M0、M1、M3、M4。

2. Cortex-A系列：針對開放式操作系統(tǒng)的高性能處理器(如Android、Linux等)，主要用于智能手機(jī)、數(shù)字電視等。

3. Cortex-R系列：針對實(shí)時系統(tǒng)，滿足實(shí)時性需求，用于汽車的制動系統(tǒng)等。

CPU組成

CPU由兩部分構(gòu)成，EU(Execution Unit)和BIU(Bus Interface Unit)，其中EU負(fù)責(zé)指令執(zhí)行，而BIU主要是利用總線與存儲器、I/O相連完成數(shù)據(jù)讀寫。CPU中主要包括上圖中幾個模塊(不包括總線連接部分)：

1. 程序計數(shù)器PC：CPU讀取指令時需要知道指令在存儲器中的存放地址，PC就是用來存儲指令地址的寄存器。通常情況下它是按1遞增設(shè)計的，當(dāng)CPU執(zhí)行一條指令的時候，PC會自動加一指向下一條需要執(zhí)行的指令(實(shí)際上不是加一，但是大多數(shù)情況程序是順序執(zhí)行的)。程序計數(shù)器PC決定了指令執(zhí)行的順序，所以這個寄存器的值是不可以外部隨意修改的。

2. 指令解碼電路：由于存儲器存放數(shù)據(jù)是按照二進(jìn)制存放的，所以需要解碼電路將機(jī)器碼轉(zhuǎn)化為運(yùn)算電路可用的命令。

3. 運(yùn)算電路：運(yùn)算電路被稱為ALU(Arithmetic and Logic Unit)，能完成加法乘法等算術(shù)運(yùn)算，也能進(jìn)行AND、OR等邏輯運(yùn)算。

4. 內(nèi)部寄存器：內(nèi)部寄存器是存儲臨時信息的場所。包括存儲運(yùn)算結(jié)果的通用寄存器，也有一些特殊的寄存器，比如說存儲運(yùn)算標(biāo)志的標(biāo)志寄存器等。事實(shí)上，運(yùn)算電路在進(jìn)行運(yùn)算時并不是完全在內(nèi)存中進(jìn)行，而是將數(shù)據(jù)復(fù)制到通用寄存器中在進(jìn)行的。

上面這張圖是經(jīng)典的X86架構(gòu)(8086處理器)的CPU結(jié)構(gòu)圖(沒有找到比較詳細(xì)的ARM架構(gòu)的結(jié)構(gòu)圖。。)。圖中的IP其實(shí)就是程序計數(shù)器PC，在實(shí)際的CPU中并沒有寄存器叫做PC，PC只是代表一種功能，程序計數(shù)器在X86中叫做IP，而在ARM則由寄存器R15實(shí)現(xiàn)此項功能。

CPU工作原理

我們來舉個例子說明CPU工作流程：

LDR?R1,?0x0001????;LDR為讀內(nèi)存命令，將內(nèi)存中地址0001的內(nèi)容存到寄存器R1中

LDR?R2,?0x0002 ?? ;將內(nèi)存0002的內(nèi)容讀到R2中

ADD?R1,?R1,?R2????;將R1與R2的值相加，結(jié)果存在R1中

下面是代碼段和數(shù)據(jù)段存放的內(nèi)容(數(shù)據(jù)段和代碼段二者共用存儲器，實(shí)際存放地址一般由段首地址與段內(nèi)偏移地址共同確定，這里我們認(rèn)為Code和Data分別表示代碼段和數(shù)據(jù)段段首地址，表格中為偏移地址)：

程序執(zhí)行過程：

• 第一步：CPU讀取當(dāng)前PC指向地址即代碼段0001的指令內(nèi)容，經(jīng)過解碼電路解碼，CPU從數(shù)據(jù)段0001地址讀出內(nèi)容3存入R1，PC自動加一變成0002。

  結(jié)果：R1-->3,PC-->0002

• 第二步：CPU讀取代碼段0002的指令內(nèi)容，解碼后，CPU讀取數(shù)據(jù)段0002的內(nèi)容4存入寄存器R2，PC加一變成0003。

  結(jié)果：R2-->4,PC-->0003

• 第三步：CPU讀取0003的指令，將R1的內(nèi)容與R2相加，結(jié)果存入R1。

  結(jié)果：R1-->7,PC-->0004

CPU工作原理大致就是這樣。

CPU指令執(zhí)行模式

CPU指令執(zhí)行有兩種模式，流水線執(zhí)行模式和亂序執(zhí)行模式。這兩種模式同時存在于CPU中，以流水線為主，但是為了提高CPU中電路的工作效率，引入亂序執(zhí)行模式。目前X86架構(gòu)在亂序執(zhí)行方面領(lǐng)先于ARM架構(gòu)。

一般情況下，在EU執(zhí)行上一個周期BIU取的指令的同時，BIU取下一條指令存放于指令隊列中。如果EU需要總線完成如讀取存儲器數(shù)據(jù)的任務(wù)時，則給出命令，使得BIU在下個周期不取指令，通過總線獲取數(shù)據(jù)給EU完成上個指令，之后恢復(fù)正常流水線。亂序執(zhí)行在這里就不具體介紹了，主要是將不需要當(dāng)前運(yùn)算電路的命令同時執(zhí)行，以提高效率，具體實(shí)現(xiàn)方式只能由讀者自行百度了。

本期內(nèi)容就到這里了，下一期會介紹存儲器以及讀寫內(nèi)存時CPU與存儲器的時序配合。